Questões de Concurso para Professor - Eletrônica

Ano: 2026 Banca: FAURGS Órgão: IF-SC Prova: FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |

Q4346529 Arquitetura de Computadores

Em relação à arquitetura interna de um processador, ao funcionamento da unidade de controle (UC), do Datapath (caminho de dados) e da unidade lógica e aritmética (ULA), assinale a alternativa correta.

A

A unidade de controle do tipo Hardwired (cabeada) apresenta menor latência na geração dos sinais de controle em comparação com a microprogramada, pois sintetiza a lógica diretamente em circuitos combinacionais e máquinas de estados finitos, sem a necessidade de buscar microinstruções em uma memória de controle.

B

O caminho crítico do Datapath, que determina a frequência máxima de clock do processador, é definido exclusivamente pelo tempo de propagação interna dos circuitos lógicos da ULA.

C

As flags de status da ULA (como Zero, Carry e Overflow) são armazenadas de forma assíncrona no registrador de estado, sendo atualizadas instantaneamente sem dependência do sinal de clock.

D

A unidade de controle microprogramada proporciona maior velocidade de execução de instruções do que a hardwired, pois utiliza rotinas de software otimizadas gravadas no processador.

E

Em processadores com arquitetura pipelined, os sinais de controle são gerados integralmente na etapa de busca (fetch) e aplicados de forma estática sobre todos os estágios do pipeline simultaneamente.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

teste

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

teste

Q4346528

Ano: 2026 Banca: FAURGS Órgão: IF-SC Prova: FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |

Q4346528 Eletrônica

No contexto da modelagem de hardware via VHDL (IEEE 1076), a análise da estrutura sintática e do modelo de execução é fundamental para a síntese correta do RTL. Analise as assertivas abaixo sobre esse tema.

I - O mapeamento da interface do componente, compreendendo a definição de portas e modos de sinal, é restrito ao escopo da unidade de design entity, enquanto a especificação funcional ou a descrição da estrutura interna de interconexões lógicas é delegada exclusivamente à architecture.
II - Em um modelo de arquitetura, a declaração de múltiplas atribuições de sinal de forma direta – desprovidas de blocos procedurais – implica o sintetizador tratar as instruções conforme a ordem de escrita no arquivo-fonte, respeitando a precedência de execução sequencial intrínseca ao fluxo de controle do código-fonte.
III - O bloco process estabelece um domínio de execução sequencial dentro de uma arquitetura, cujo disparo (ativação) é condicionado pela ocorrência de eventos nos sinais contidos na sua lista de sensibilidade (sensitivity list), disparando a avaliação sucessiva das sentenças internas.

Quais estão corretas?

A

Apenas I.

B

Apenas I e II.

C

Apenas I e III.

D

Apenas II e III.

E

I, II e III.

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

teste

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

teste

Q4346527

Ano: 2026 Banca: FAURGS Órgão: IF-SC Prova: FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |

Q4346527 Eletrônica

Um conversor digital para analógico (DAC) com arquitetura R2R (Resistor Ladder) está representado na figura abaixo.

Q48.png (480×190)

Considere: R = 1 kΩ, R_F = 2 kΩ, A₀ = 0V, A₁ = 5V, A₂ = 0V, A₃ = 5V e o amplificador operacional IDEAL com alimentação suficiente para operar na região linear.

Qual é o valor da tensão de saída “Vo”?

A

3,15 V

B

-6,25 V

C

-3,15 V

D

6,25 V

E

-1,5625V

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

teste

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

teste

Q4346526

Ano: 2026 Banca: FAURGS Órgão: IF-SC Prova: FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |

Q4346526 Engenharia Eletrônica

Em um projeto de um equipamento de medição deseja-se substituir um conversor analógico para digital (ADC) de aproximações sucessivas (SAR) por um ADC Sigma-Delta (Σ−∆). Ao realizar essa troca, qual das alternativas apresenta, correta e respectivamente, uma vantagem garantida que o sistema ganhará e uma desvantagem direta (limitação) de tal substituição?

A

Possui tempo de resposta (latência) quase instantâneo; contudo, exige um filtro analógico anti-aliasing extremamente rigoroso e caro antes da entrada.

B

Alcança resoluções maiores que o SAR (24 bits ou mais) devido à técnica de oversampling; contudo, introduz alta latência nos dados (atraso do filtro digital), sendo ruim para multiplexar vários sensores rapidamente.

C

É a arquitetura ideal e de menor custo para digitalizar sinais de radiofrequência (RF) ou pulsos de radar ultrarrápidos; contudo, exige resistores calibrados a laser que aumentam o tamanho do chip.

D

Facilita a leitura rápida e alternada de centenas de canais analógicos diferentes usando um único ADC; contudo, a resolução máxima teórica da tecnologia estaciona na barreira dos 12 bits.

E

Elimina completamente a necessidade de um sinal de clock no circuito de conversão; contudo, o ruído de quantização é jogado diretamente para a faixa de baixas frequências (banda base).

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

teste

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

teste

Q4346525

Ano: 2026 Banca: FAURGS Órgão: IF-SC Prova: FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |

Q4346525 Engenharia Eletrônica

Sobre as tecnologias físicas de memória SRAM (Static Random Access Memory) e DRAM (Dynamic Random Access Memory) e suas aplicações típicas na arquitetura de computadores e sistemas digitais, analise as afirmações abaixo.

I - A memória SRAM apresenta menor densidade (armazena menos bits por área de silício) quando comparada à DRAM, pois utiliza múltiplos transistores para formar um circuito biestável, enquanto a DRAM exige apenas um transistor e um capacitor por bit.
II - As memórias cache (como L1 e L2), localizadas internamente na imensa maioria dos microprocessadores modernos, são construídas utilizando tecnologia DRAM para garantir um altíssimo volume de armazenamento próximo à CPU (Central Processing Unit).
III - A memória DRAM precisa passar por um processo contínuo de controle chamado refresh (atualização), no qual os dados são periodicamente lidos e reescritos para evitar a perda da informação devido ao processo natural de descarga dos capacitores.

Quais estão corretas?

A

Apenas I.

B

Apenas I e II.

C

Apenas II e III.

D

Apenas I e III.

E

I, II e III.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

teste

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

teste

Q4346524

Ano: 2026 Banca: FAURGS Órgão: IF-SC Prova: FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |

Q4346524 Eletrônica

Em projetos que exigem tolerância a falhas implementados em FPGAs ou ASICs, frequentemente exige-se a implementação de uma máquina de estados finitos segura (Safe FSM). Qual é o propósito principal de projetar uma máquina de estados dessa forma?

A

Garantir que o circuito retorne a um estado inicial conhecido caso entre acidentalmente em um estado não mapeado (estado inválido).

B

Eliminar o uso do sinal de reset para impedir que o sistema reinicie no meio de um processo.

C

Aumentar a tensão elétrica do circuito para que os registradores operem mais rápido.

D

Criptografar os bits armazenados nos flip-flops para impedir ataques de hackers.

E

Forçar a máquina de estados a ignorar o clock, tornando-a 100% assíncrona.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

teste

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

teste

Q4346523

Ano: 2026 Banca: FAURGS Órgão: IF-SC Prova: FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |

Q4346523 Engenharia Eletrônica

Sobre o funcionamento das classes de amplificadores de potência (A, B, AB e D), assinale a alternativa correta.

A

Os amplificadores classe D utilizam chaveamento via modulação por largura de pulso (PWM) para obter alta eficiência energética, filtrando a saída para reconstruir o sinal analógico.

B

Os amplificadores classe AB possuem maior eficiência energética teórica do que os amplificadores classe D.

C

A distorção de cruzamento (crossover) é um problema típico da classe A, surgindo no momento em que a onda cruza o nível de zero volts.

D

Os amplificadores classe A possuem a maior eficiência energética entre as topologias analógicas por conduzirem durante apenas meio ciclo (180°).

E

Devido ao alto nível de ruído e à baixa eficiência, os amplificadores classe D não são utilizados comercialmente.

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

teste

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

teste

Q4346522

Ano: 2026 Banca: FAURGS Órgão: IF-SC Prova: FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |

Q4346522 Eletrônica

Considere as seguintes afirmações sobre amplificadores de sinais.

I - Amplificadores classe A têm excelente linearidade e alta eficiência energética com valores superiores a 70%.
II - Amplificadores classe B com transistores na topologia push-pull podem ter alta eficiência energética com valores superiores a 70%, porém sofrem o efeito de distorção de cruzamento (crossover distortion).
III - Amplificadores classe AB possuem alta eficiência energética, com valores superiores a 50%, e quase eliminam o efeito de distorção de cruzamento (crossover distortion).

Quais estão corretas?

A

Apenas I.

B

Apenas II.

C

Apenas III.

D

Apenas II e III.

E

I, II e III.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

teste

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

teste

Q4346521

Ano: 2026 Banca: FAURGS Órgão: IF-SC Prova: FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |

Q4346521 Eletrônica

Considerando os circuitos digitais implementados pela lógica CMOS (Complementary Metal-Oxide-Semiconductor), analise os circuitos representados nas figuras abaixo, sendo os sinais “A” e “B” entradas do circuito e o sinal “S” o sinal de saída.

Q42.png (852×435)

Quais portas lógicas estão representadas nas figuras?

A

NAND ( Não E ) e NOT (inversora)

B

OR ( OU ) e AND ( E )

C

AND ( E ) e NOR (Não OU)

D

XOR (OU Exclusivo) e NOT (inversora)

E

NOR (Não OU) e NAND ( Não E )

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

teste

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

teste

Q4346520

Ano: 2026 Banca: FAURGS Órgão: IF-SC Prova: FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |

Q4346520 Eletrônica

O circuito da figura abaixo representa um espelho de corrente com transistores NMOS (M1 e M2) idênticos com os parâmetros de transcondutância (K’_n) = 0,2 mA/V² , razão de aspecto W/L =10 e tensão de limiar (threshold voltage) igual a 2 V.

Imagem associada para resolução da questão

Imagem associada para resolução da questão

Qual é o valor do resistor R1 para que a corrente de dreno do transistor M1 seja de 4 mA?

A

2,00 kΩ

B

2,50 kΩ

C

2,82 kΩ

D

3,15 kΩ

E

3,45 kΩ

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

teste

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

teste

Q4346519

Ano: 2026 Banca: FAURGS Órgão: IF-SC Prova: FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |

Q4346519 Eletrônica

Observe o circuito representado na figura abaixo.

Q40.png (347×322)

Considere o ganho de corrente (beta) dos transistores Q1 e Q2 igual a 100, a tensão emissor-base (V_EB) igual a 0,7V e a tensão emissor-coletor de saturação (V_ECSAT) igual a 0,2V.

Qual é o valor da tensão de coletor do transistor Q1?

A

10 V

B

9,3 V

C

9,1 V

D

9,8V

E

8,6V

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

teste

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

teste

Q4346518

Ano: 2026 Banca: FAURGS Órgão: IF-SC Prova: FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |

Q4346518 Eletrônica

Observe o circuito representado na figura abaixo.

Q39.png (556×330)

Considere VCC = 12V, o ganho de corrente (beta) do transistor Q1 igual a 100 e a tensão base-emissor (V_BE) igual a 0,7V.

Qual é o valor da corrente de polarização no coletor do transistor Q1?

A

8,00 mA

B

2,34 mA

C

5,27 mA

D

6,65 mA

E

3,92 mA

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

teste

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

teste

Q4346517

Ano: 2026 Banca: FAURGS Órgão: IF-SC Prova: FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |

Q4346517 Eletrônica

Considerando o funcionamento de um retificador de meia-onda com filtro capacitivo, assinale a afirmativa correta.

A

A corrente de pico sobre o diodo é maior para menores tensões de ripple (ondulação), considerando sistemas com a mesma corrente média na carga.

B

O aumento do valor do capacitor faz com que a tensão de ripple (ondulação) na saída seja amplificada a cada ciclo.

C

A condução elétrica do diodo retificador ocorre ininterruptamente ao longo de todo o ciclo da rede.

D

O nível de ondulação na saída cresce de forma diretamente proporcional à capacitância e à frequência.

E

A duração do pulso de corrente no diodo se torna mais longa conforme se reduz a tensão de ripple (ondulação).

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

teste

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

teste

Q4346516

Ano: 2026 Banca: FAURGS Órgão: IF-SC Prova: FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |

Q4346516 Eletrônica

Para o circuito representado na figura abaixo, considere o modelo do diodo com queda de tensão constante de 0,7V quando diretamente polarizado.

Q37.png (281×157)

A corrente no resistor R1 ( I ) é igual a

A

13,6 mA.

B

14,3 mA.

C

10 mA.

D

9,3 mA.

E

4,3 mA.

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

teste

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

teste

Q4346515

Ano: 2026 Banca: FAURGS Órgão: IF-SC Prova: FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |

Q4346515 Eletrônica

Considere as seguintes afirmações sobre materiais semicondutores.

I - Um cristal de silício puro é um semicondutor intrínseco.
II - Um semicondutor em temperaturas muito baixas, próximo do zero absoluto, comporta-se como um supercondutor.
III - Um cristal de silício dopado com átomos de Boro (B), com a concentração de 10¹⁶ átomos por cm³ , tem as lacunas como portadores de carga majoritários.
IV - Em um cristal de silício em temperatura de 25ºC, a mobilidade eletrônica das lacunas - µ_p é menor que a mobilidade eletrônica dos elétrons - µ_n.

Quais estão corretas?

A

Apenas I.

B

Apenas II.

C

Apenas I e III.

D

Apenas II, III e IV.

E

Apenas I, III e IV.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

teste

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

teste

Q4346514

Ano: 2026 Banca: FAURGS Órgão: IF-SC Prova: FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |

Q4346514 Eletrônica

Analise as afirmativas a seguir sobre registradores de deslocamento e assinale-as com V (verdadeiro) ou F (falso).

( ) O circuito registrador de deslocamento que possui 1 (uma) entrada e 4 (quatro) saídas é conhecido como conversor série-paralelo.
( ) O circuito registrador de deslocamento que possui 1 (uma) entrada e 4 (quatro) saídas é conhecido como conversor paralelo-série.
( ) A transferência paralela é muito mais rápida que a transferência serial.
( ) O flip-flop D não é utilizado nos circuitos de registradores de deslocamento.
( ) A saída Q do flip-flop D terá seu valor igual à entrada após o comando de clock.

A sequência correta de preenchimento dos parênteses, de cima para baixo, é

A

V – V – V – V – F.

B

V – F – V – F – V.

C

F – F – V – F – V.

D

V – V – F – F – V.

E

F – F – F – V – F.

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

teste

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

teste

Q4346513

Ano: 2026 Banca: FAURGS Órgão: IF-SC Prova: FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |

Q4346513 Eletrônica

Considere o circuito de um contador que possui 4 flip-flops conectados em série, representado na figura a seguir.

Q34.png (807×292)

Assinale a alternativa que apresenta, correta e respectivamente, os valores do módulo do contador, da frequência de saída do último flip-flop quando a frequência do clock for 10 kHz e da quantidade de estados do contador.

A

8, 10 kHz, 8

B

32, 625 Hz, 16

C

64, 10 kHz, 8

D

16, 625 Hz, 16

E

32, 1 kHz, 32

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

teste

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

teste

Q4346512

Ano: 2026 Banca: FAURGS Órgão: IF-SC Prova: FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |

Q4346512 Eletrônica

Em relação ao flip-flop J-K, analise as afirmativas a seguir e assinale-as com V (verdadeiro) ou F (falso).

( ) O flip-flop J-K comuta o seu valor de saída quando as condições de entrada J e K forem iguais ao nível lógico “1” e ocorrer o disparo pelo clock.
( ) O flip-flop D é implementado a partir do flip-flop J-K, unindo-se as entradas J e K.
( ) A saída Q do flip-flop J-K terá seu valor igual a “1” sob as seguintes condições: a entrada J for igual a 1 (um) e receber o comando de clock.
( ) As funções Q33_1.png (62×25)

e

no flip-flop J-K são entradas síncronas.
( ) A função Q33_1.png (62×25)

no flip-flop J-K, ao receber o valor “0” (zero) em sua entrada, coloca a saída Q em nível “1”.

A sequência correta de preenchimento dos parênteses, de cima para baixo, é

A

V – V – V – V – F.

B

V – F – V – F – V.

C

F – F – V – F – V.

D

V – V – V – F – F.

E

V – F – F – F – V.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar