Atualizando histórico

Estamos atualizando seu histórico de questões resolvidas, por favor aguarde alguns instantes.

Menu
Cadastre-se

Arquitetura de processadores: RISC, CISC, WISC e Microprocessadores.


QUESTÕES PARA PRATICAR

(175 questões)
Ver no modo completo: Todas as questões
01
Q856021
Aplicada em: 2017
Banca: FCC
Órgão: TRF - 5ª REGIÃO

Considere os estágios abaixo.


IF: Instruction fetch.

ID: Instruction decode, register fetch

EX: Execution

MEM: Memory access

WB: Register write back


Tratam-se dos cinco estágios clássicos de 

Você configurou para não ver comentários antes de resolver uma questão.

Anterior Anterior