Em relação ao flip-flop J-K, analise as afirmativas a seguir...
Próximas questões
Com base no mesmo assunto
Ano: 2026
Banca:
FAURGS
Órgão:
IF-SC
Prova:
FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |
Q4346512
Eletrônica
Em relação ao flip-flop J-K, analise as afirmativas a seguir e assinale-as com V (verdadeiro) ou F (falso).
( ) O flip-flop J-K comuta o seu valor de saída quando as condições de entrada J e K forem iguais ao nível lógico “1” e ocorrer o disparo pelo clock.
( ) O flip-flop D é implementado a partir do flip-flop J-K, unindo-se as entradas J e K.
( ) A saída Q do flip-flop J-K terá seu valor igual a “1” sob as seguintes condições: a entrada J for igual a 1 (um) e receber o comando de clock.
( ) As funções
e 
no flip-flop J-K são entradas síncronas.
( ) A função no flip-flop J-K, ao receber o valor “0” (zero) em sua entrada, coloca a saída Q em nível “1”.
A sequência correta de preenchimento dos parênteses, de cima para baixo, é
( ) O flip-flop J-K comuta o seu valor de saída quando as condições de entrada J e K forem iguais ao nível lógico “1” e ocorrer o disparo pelo clock.
( ) O flip-flop D é implementado a partir do flip-flop J-K, unindo-se as entradas J e K.
( ) A saída Q do flip-flop J-K terá seu valor igual a “1” sob as seguintes condições: a entrada J for igual a 1 (um) e receber o comando de clock.
( ) As funções
e no flip-flop J-K são entradas síncronas. ( ) A função
no flip-flop J-K, ao receber o valor “0” (zero) em sua entrada, coloca a saída Q em nível “1”.
A sequência correta de preenchimento dos parênteses, de cima para baixo, é
Conheça nossos planos