Questões de Concurso
Sobre flip-flops em engenharia eletrônica
Foram encontradas 115 questões
Q3975557
Engenharia Eletrônica
Durante um pulso de CLOCK em um Flip-Flop JK em
confi guração mestre-escravo com as portas J e K em nível lógico
1 (um), a porta Q:
Q3975535
Engenharia Eletrônica
As saídas de um Flip-Flop JK se comportarão como as
saídas de um Flip-Flop D quando:
Q3975531
Engenharia Eletrônica
Uma característica fundamental em um Flip-Flop SR na
confi guração mestre-escravo é que:
Ano: 2025
Banca:
FUNCERN
Órgão:
IF-PE
Prova:
FUNCERN - 2025 - IF-PE - Professor EBTT - Sistemas Digitais e Segurança de Dados |
Q3675020
Engenharia Eletrônica
Considerando o comportamento das saídas em função das entradas durante um pulso de clock dos flip-flops
SR, JK e D, é correto afirmar que
Ano: 2025
Banca:
CESPE / CEBRASPE
Órgão:
FUB
Prova:
CESPE / CEBRASPE - 2025 - FUB - Engenheiro - Área: Elétrica |
Q3465002
Engenharia Eletrônica
Texto associado
O circuito sequencial a seguir é composto por dois
flip-flops tipo D, ambos sensíveis à borda de descida do sinal de
clock. A entrada D1 recebe o resultado da operação lógica XNOR
entre as saídas Q1 e Q0, e a entrada D0 recebe o inverso da saída
Q0. O estado inicial do circuito é Q1Q0 = 00.
A partir dessas informações, julgue o item a seguir.
A sequência de estados gerada pelo circuito, a partir de Q1Q0 = 00, é 00, 01, 10, 11, 00, 01, e assim por diante.
A sequência de estados gerada pelo circuito, a partir de Q1Q0 = 00, é 00, 01, 10, 11, 00, 01, e assim por diante.
Ano: 2024
Banca:
FUNDATEC
Órgão:
SEMAE de São Leopoldo - RS
Prova:
FUNDATEC - 2024 - SEMAE de São Leopoldo - RS - Engenheiro Eletricista |
Q3020671
Engenharia Eletrônica
A Figura 4 apresenta um circuito digital conhecido como flip-flop JK, amplamente aplicado em projetos e circuitos digitais sequenciais, tais como contadores e registradores. Assinale a alternativa que substitui adequadamente as letras X, Y e Z presentes na tabela-verdade do flip-flop JK abaixo, na coluna Qn+1, que representa o próximo estado lógico na saída Qn após o pulso de clock.
Ano: 2024
Banca:
CESPE / CEBRASPE
Órgão:
CNJ
Prova:
CESPE / CEBRASPE - 2024 - CNJ - Analista Judiciário - Área Apoio Especializado - Especialidade: Engenharia Elétrica |
Q2562981
Engenharia Eletrônica
A figura precedente representa um circuito sequencial com 2 bits, que utiliza flip-flops do tipo D, gatilhados por borda de subida. A sequência é iniciada por ação de um circuito de reset não explicitado na figura, a partir do estado D1D0 = 00.
Tendo como referência essas informações, julgue o item seguinte, a respeito de eletrônica digital.
O circuito sequencial representado na figura realiza uma
contagem de forma cíclica, repetindo a sequência 00 01 10 11.
Ano: 2024
Banca:
FGV
Órgão:
INPE
Prova:
FGV - 2024 - INPE - Tecnologista Pleno I - Desenvolvimento de Sistemas de Suprimento de Energia para Satélites |
Q2523624
Engenharia Eletrônica
Dois flip-flops D devem implementar a sequência de estados QBQA do diagrama da figura a seguir.
A lógica de menor soma de produtos a ser usada para acionar DB é
A lógica de menor soma de produtos a ser usada para acionar DB é
Ano: 2024
Banca:
FGV
Órgão:
INPE
Prova:
FGV - 2024 - INPE - Tecnologista Pleno I - Desenvolvimento de Sistemas de Suprimento de Energia para Satélites |
Q2523623
Engenharia Eletrônica
Após um pulso de CLR em nível baixo e mais de 30 pulsos de CLK, sem que ocorra novo pulso de CLR, o estado QBQA do circuito da figura acima, composto por dois flip-flops, dois inversores e mais uma porta lógica, ficará
Ano: 2024
Banca:
CESPE / CEBRASPE
Órgão:
ITAIPU BINACIONAL
Prova:
CESPE / CEBRASPE - 2024 - ITAIPU BINACIONAL - Profissional de Nível Universitário Júnior - Função: Engenheiro Eletrônico |
Q2381492
Engenharia Eletrônica
Se a frequência da variável Clock do diagrama da figura precedente for igual a 160 kHz, então as frequências de Q1, Q2 e Q3 serão, respectivamente, iguais a
Ano: 2024
Banca:
CESPE / CEBRASPE
Órgão:
CTI
Prova:
CESPE / CEBRASPE - 2024 - CTI - Pesquisador Associado I - Especialidade: Tecnologias Habilitadoras - Área de Atuação: Micro e Nanotecnologia |
Q2364433
Engenharia Eletrônica
Com relação à tecnologia de empacotamento em módulos de multi-chip (MCM), julgue o item seguinte.
Em um MCM, vários componentes são montados em
substratos diferentes e conectados por meio de ligação de fita
ou por ligação tipo flip-chip.
Ano: 2024
Banca:
CESPE / CEBRASPE
Órgão:
CTI
Prova:
CESPE / CEBRASPE - 2024 - CTI - Pesquisador Associado I - Especialidade: Tecnologias Habilitadoras - Área de Atuação: Micro e Nanotecnologia |
Q2364425
Engenharia Eletrônica
Considerando o empacotamento BGA (ball grid array) na tecnologia de montagem superficial SMT, julgue o próximo item.
O empacotamento do tipo CBGA é o de maior custo efetivo entre os tipos de empacotamento BGA e possui entre 300 e 600 contatos ou terminais de entrada e saída.
O empacotamento do tipo CBGA é o de maior custo efetivo entre os tipos de empacotamento BGA e possui entre 300 e 600 contatos ou terminais de entrada e saída.
Ano: 2024
Banca:
CESPE / CEBRASPE
Órgão:
CTI
Prova:
CESPE / CEBRASPE - 2024 - CTI - Pesquisador Associado I - Especialidade: Tecnologias Habilitadoras - Área de Atuação: Micro e Nanotecnologia |
Q2364418
Engenharia Eletrônica
Julgue o item subsequente, com relação a projeto, implementação, simulação em HDL, leiaute e verificação física de circuitos mistos.
Na verificação física de sistemas VLSI em modo misto, a integridade do sinal e as considerações de ruído são menos críticas para circuitos analógicos que para circuitos digitais, tornando o roteamento e a disposição dos componentes analógicos menos importantes no processo de design.
Na verificação física de sistemas VLSI em modo misto, a integridade do sinal e as considerações de ruído são menos críticas para circuitos analógicos que para circuitos digitais, tornando o roteamento e a disposição dos componentes analógicos menos importantes no processo de design.
Ano: 2023
Banca:
CESPE / CEBRASPE
Órgão:
DATAPREV
Prova:
CESPE / CEBRASPE - 2023 - DATAPREV - Analista de Tecnologia da Informação - Perfil: Infraestrutura e Operações (Facilities) |
Q2276470
Engenharia Eletrônica
Julgue o item seguinte, relativos à eletrônica digital.
O flip-flop tipo D pode ser implementado a partir de um flip-flop J-K.
O flip-flop tipo D pode ser implementado a partir de um flip-flop J-K.
Ano: 2023
Banca:
CESPE / CEBRASPE
Órgão:
DATAPREV
Prova:
CESPE / CEBRASPE - 2023 - DATAPREV - Analista de Tecnologia da Informação - Perfil: Infraestrutura e Operações (Facilities) |
Q2276469
Engenharia Eletrônica
Julgue o item seguinte, relativos à eletrônica digital.
Em registradores, a entrada de clock é utilizada quando se
deseja realizar uma transferência de dados síncrona.
Q2160283
Engenharia Eletrônica
Considere um Flip-Flop JK, com clock ativado em borda de descida (↓) e com duas entradas
assíncronas
Podemos afirmar que quando: J =0 , K = 0, clock = 
, a saída Q será :
Podemos afirmar que quando: J =0 , K = 0, clock = , a saída Q será :
Ano: 2022
Banca:
FGV
Órgão:
SEAD-AP
Prova:
FGV - 2022 - SEAD-AP - Perito Criminal - Engenheiro Eletrônico |
Q2022965
Engenharia Eletrônica
O circuito abaixo é um contador crescente assíncrono, composto
por flips-flops T, com clear e preset assíncronos. A indicação “1”,
na figura, indica o nível de tensão especificado para o nível lógico
“1” (verdade).
Esse contador possui a seguinte quantidade de estados estáveis:
Esse contador possui a seguinte quantidade de estados estáveis:
Ano: 2022
Banca:
FGV
Órgão:
SEAD-AP
Prova:
FGV - 2022 - SEAD-AP - Perito Criminal - Engenheiro Eletrônico |
Q2022964
Engenharia Eletrônica
Considere o seguinte diagrama de estados de uma máquina de
estados síncrona, na qual cada estado é designado por dois bits:
B2B1, sendo o bit B2 o mais significativo.
Dado que o bit B2 será implementado utilizando um flip-flop D, a sua lógica de próximo estado pode ser expressa por
Dado que o bit B2 será implementado utilizando um flip-flop D, a sua lógica de próximo estado pode ser expressa por
Q1828185
Engenharia Eletrônica
Observe as figuras abaixo, o circuito lógico em (a) e o gráfico
que representa seu funcionamento em (b).
Esse circuito opera com flip-flop e é denominado
Esse circuito opera com flip-flop e é denominado
Q1286463
Engenharia Eletrônica
Sobre elementos digitais armazenadores de
memória, leia e analise as afirmativas abaixo:
I. Latches são elementos capazes de armazenar
informação binária e são utilizados em circuitos
sequenciais síncronos.
II. A diferença fundamental entre um latches e flipflops é o tempo em que o armazenador está
habilitado a mudar o estado lógico da saída,
que no caso do flip-flop é superior.
III. Desconsiderando o método de habilitação para
mudança de estados, um flip-flop JK e um latch
RS possuem a mesma tabela de transição.
IV. A saída 
de um flip-flop D possui nível lógico
constante e igual a zero se o SLQR ³cleaU´ do
dispositivo é acionado por lógica complementar
e está conectado a um sinal de nível lógico alto.
Assinale a alternativa correta
de um flip-flop D possui nível lógico
constante e igual a zero se o SLQR ³cleaU´ do
dispositivo é acionado por lógica complementar
e está conectado a um sinal de nível lógico alto. Assinale a alternativa correta
Conheça nossos planos