Questões de Concurso Sobre flip-flops em engenharia eletrônica

Foram encontradas 118 questões

Q1633113 Engenharia Eletrônica
Determine a frequência de saída para um circuito divisor de frequência composto por 10 flip-flops, dado que a frequência de entrada é 20,48 MHz.
Alternativas
Q1022800 Engenharia Eletrônica
A construção correta para um flip-flop tipo D disparado pela borda do seu clock, a partir de um flip-flop J-K, é:
Alternativas
Q846740 Engenharia Eletrônica

Para responder à questão, quando necessário, considere: 


                                      π = 3,14      √2 = 1,41 

Analise a figura abaixo, que representa um circuito sequencial.


Imagem associada para resolução da questão

Fonte: FUNCERN, 2017.


Assinale a opção em que estão representadas, corretamente, as formas de onda das saídas Q0 e Q1.

Alternativas
Q846729 Engenharia Eletrônica

Para responder à questão, quando necessário, considere: 


                                      π = 3,14      √2 = 1,41 

No momento em que ocorre uma transição ativa na entrada de clock de um flip-flop, o tempo de preparação e o tempo de manutenção são importantes para a confiabilidade da resposta às entradas de controle.


De acordo com esses parâmetros, o tempo de

Alternativas
Q836064 Engenharia Eletrônica

Imagem associada para resolução da questão


A imagem acima apresenta um circuito sequencial síncrono em que as entradas J2 e K2 do segundo flip-flop estão sempre em nível lógico 1, e as entradas J1 e K1 do primeiro flip-flop estão ambas conectadas à saída Q2 do segundo flip-flop. Caso o estado inicial das saídas Q1 e Q2 seja Q1Q2=00, a sequência correta, Q1Q2, a ser gerada pelo circuito será

Alternativas
Q796186 Engenharia Eletrônica
Os Flip-flops podem ter arranjos para diversas finalidades. Por exemplo, na modalidade de contador, o tipo Contador assíncrono também é conhecido como se descreve na alternativa:
Alternativas
Q786471 Engenharia Eletrônica

Analise a figura que ilustra um circuito combinacional composto por flip-flops.

Imagem associada para resolução da questão


É correto afirmar que o circuito representa um:

Alternativas
Q786469 Engenharia Eletrônica

O gráfico da figura ilustra o comportamento da saída Q de um tipo flip-flop em função da entrada e sinal de clock.

Imagem associada para resolução da questão

Com base na figura anterior conclui-se que o tipo de flip-flop é:

Alternativas
Ano: 2017 Banca: IFB Órgão: IFB Prova: IFB - 2017 - IFB - Professor - Engenharia Elétrica |
Q773237 Engenharia Eletrônica
Qual é o menor número de flip-flops necessários para se implementar um contador síncrono de módulo 15?
Alternativas
Q771579 Engenharia Eletrônica
O sinal de clock no circuito da Figura 08 tem frequência igual a 12 Hz. É CORRETO afirmar que a frequência com que o LED pisca é de: Imagem associada para resolução da questão
Alternativas
Q771578 Engenharia Eletrônica
No circuito da Figura 07, o sinal na entrada de clock tem frequência igual a 1 kHz. Na saída Q, o sinal terá uma frequência igual a: Imagem associada para resolução da questão
Alternativas
Q907335 Engenharia Eletrônica

A figura a seguir mostra uma transferência serial de dados por meio de um registrador de deslocamento.


Imagem associada para resolução da questão


Assinale a opção que indica o diagrama de tempo para a saída S.

Alternativas
Q725172 Engenharia Eletrônica
Sobre circuitos digitais sequenciais, assinale a alternativa incorreta.
Alternativas
Ano: 2015 Banca: CETRO Órgão: AMAZUL Prova: CETRO - 2015 - AMAZUL - Engenheiro Eletricista |
Q1384765 Engenharia Eletrônica
Sobre o flip-flop, assinale a alternativa incorreta.
Alternativas
Q818497 Engenharia Eletrônica

Considerando a figura apresentada, que ilustra um circuito lógico de um flip-flop RS com entrada CLOCK, julgue o item que se segue.

Caso o nível lógico da entrada clock seja 0, o estado de saída do flip-flop permanecerá inalterado, ainda que haja variações das entradas R e S.

Alternativas
Q818496 Engenharia Eletrônica

Considerando a figura apresentada, que ilustra um circuito lógico de um flip-flop RS com entrada CLOCK, julgue o item que se segue.

Se o nível lógico do CLOCK for 1, então o circuito se comportará como um flip-flop JK.

Alternativas
Ano: 2015 Banca: FCC Órgão: DPE-SP Prova: FCC - 2015 - DPE-SP - Engenheiro Elétrico |
Q772726 Engenharia Eletrônica

A denominação do circuito integrado 74LS373, de acordo com os fabricantes, é 3-STATE Octal D-Type Transparent Latches and Edge-Triggered Flip-Flops.


Portanto, trata-se de um 

Alternativas
Q717920 Engenharia Eletrônica
Um processo industrial necessita determinar o número de voltas de um motor trifásico. Para tal função, decidiu-se utilizar um encoder de 256 passos e um contador síncrono montado a partir de Flip-Flops. A cada 256 passos do encoder, o motor dava uma volta completa. Sabendo que o Flip-Flop utilizado possui um Imagem associada para resolução da questão(micro segundo) para o tempo de propagação, e que o contador deve contar 2 voltas, assinale a alternativa correta.
Alternativas
Q593055 Engenharia Eletrônica

O circuito abaixo trata de um gerador de sequência, em anel, implementado com Flip Flop tipo D e porta lógica.

Imagem associada para resolução da questão

A sequência de loop, em numeração decimal, executada pelo gerador, é o que consta em

Alternativas
Q548398 Engenharia Eletrônica

Julgue o próximo item, acerca de sistemas digitais.


Um flip-flop S-R não pode ter, ao mesmo tempo, as entradas S e R em nível alto.

Alternativas
Respostas
41: C
42: C
43: D
44: B
45: D
46: D
47: C
48: A
49: B
50: B
51: E
52: B
53: D
54: A
55: C
56: E
57: D
58: A
59: D
60: C