Considere um Flip-Flop JK, com clock ativado em borda de des...
Próximas questões
Com base no mesmo assunto
Q2160283
Engenharia Eletrônica
Considere um Flip-Flop JK, com clock ativado em borda de descida (↓) e com duas entradas
assíncronas
Podemos afirmar que quando: J =0 , K = 0, clock = 
, a saída Q será :
Podemos afirmar que quando: J =0 , K = 0, clock = , a saída Q será : 
Conheça nossos planos