Questões de Engenharia Eletrônica - Flip-flops para Concurso
Foram encontradas 111 questões
Q2160283
Engenharia Eletrônica
Considere um Flip-Flop JK, com clock ativado em borda de descida (↓) e com duas entradas
assíncronas Podemos afirmar que quando: J =0 , K = 0, clock = , a saída Q será :
Ano: 2018
Banca:
IBADE
Órgão:
Câmara de Porto Velho - RO
Prova:
IBADE - 2018 - Câmara de Porto Velho - RO - Técnico de Áudio e Vídeo |
Q2042495
Engenharia Eletrônica
Em um Flip-Flop tipo “D” pode-se configurá-lo como
divisor:
Ano: 2018
Banca:
IBADE
Órgão:
Câmara de Porto Velho - RO
Prova:
IBADE - 2018 - Câmara de Porto Velho - RO - Técnico de Áudio e Vídeo |
Q2042490
Engenharia Eletrônica
Com relação à entrada CLK (Clock) de um Flip-Flop, o
termo “disparado por borda” significa que:
Ano: 2022
Banca:
FGV
Órgão:
SEAD-AP
Prova:
FGV - 2022 - SEAD-AP - Perito Criminal - Engenheiro Eletrônico |
Q2022965
Engenharia Eletrônica
O circuito abaixo é um contador crescente assíncrono, composto
por flips-flops T, com clear e preset assíncronos. A indicação “1”,
na figura, indica o nível de tensão especificado para o nível lógico
“1” (verdade).
Esse contador possui a seguinte quantidade de estados estáveis:
Esse contador possui a seguinte quantidade de estados estáveis:
Ano: 2022
Banca:
FGV
Órgão:
SEAD-AP
Prova:
FGV - 2022 - SEAD-AP - Perito Criminal - Engenheiro Eletrônico |
Q2022964
Engenharia Eletrônica
Considere o seguinte diagrama de estados de uma máquina de
estados síncrona, na qual cada estado é designado por dois bits:
B2B1, sendo o bit B2 o mais significativo.
Dado que o bit B2 será implementado utilizando um flip-flop D, a sua lógica de próximo estado pode ser expressa por
Dado que o bit B2 será implementado utilizando um flip-flop D, a sua lógica de próximo estado pode ser expressa por