Questões de Provas - Questões de Concursos - Página 135

Q4090998

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4090998 Arquitetura de Computadores

No desenvolvimento de algoritmos paralelos de alto desempenho em arquiteturas modernas, dois conceitos amplamente utilizados são a coerência de cache e a consistência de memória. Considere um cenário em que um programador implementa um padrão produtor consumidor simples utilizando uma flag booleana para indicar a disponibilidade de um dado recém-escrito em um buffer compartilhado. Mesmo operando sobre um hardware que garante coerência de cache estrita (como o protocolo MESI), o consumidor ocasionalmente lê dados inconsistentes ou desatualizados após verificar que a flag é verdadeira. Qual primitiva de programação paralela deve ser obrigatoriamente inserida no código para corrigir esse comportamento e qual é a justificativa técnica para sua necessidade?

A

Deve ser utilizada a primitiva Compare and Swap (CAS) na verificação da flag, pois a leitura de variáveis booleanas em arquiteturas multicore não é atômica por padrão, permitindo leituras parciais de bits (tearing).

B

É necessário inserir uma barreira de memória (memory fence) de escrita antes de setar a flag no produtor e uma de leitura após verificar a flag no consumidor, pois a coerência de cache garante a propagação dos valores, mas não garante a ordem em que as operações de escrita se tornam visíveis globalmente devido a otimizações de reordenamento do processador.

C

O programador deve aplicar um Mutex (Mutual Exclusion) em torno de toda a operação de leitura e escrita, pois arquiteturas modernas desligam o protocolo de coerência de cache durante operações de escrita intensiva para economizar largura de banda do barramento.

D

Deve ser utilizada a primitiva de Transactional Memory (TM) para encapsular o acesso ao buffer, pois o problema descrito é causado pela falsa concorrência (false sharing) entre a linha de cache da flag e a linha de cache dos dados.

E

É necessário utilizar a diretiva volatile nas variáveis compartilhadas, pois isso instrui o controlador de cache a realizar um write through imediato para a memória principal, contornando a latência imposta pelos buffers de escrita (store buffers) da CPU.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

teste

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

teste

Q4090997

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4090997 Arquitetura de Computadores

Assinale a alternativa que apresenta a principal limitação arquitetural que impede o uso de protocolos de coerência de cache baseados em espionagem (snooping) em sistemas massivamente paralelos com centenas de processadores.

A

A dependência de um meio de comunicação com suporte a broadcast, o que causa saturação da largura de banda com o aumento do número de processadores.

B

A incapacidade técnica dos controladores de cache de monitorar endereços de memória virtual em vez de endereços físicos.

C

A obrigatoriedade do uso de caches do tipo write through, que aumentam excessivamente o tráfego de escrita na memória principal.

D

A incompatibilidade com modelos de consistência de memória relaxada, exigindo sincronização global a cada instrução.

E

O custo proibitivo de implementar tags de cache duplas para permitir o acesso simultâneo do processador e do monitor de barramento.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

teste

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

teste

Q4090996

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4090996 Engenharia de Software

Qual atributo de dependabilidade é definido como a probabilidade de um sistema executar sua função pretendida, sem falhas, durante um intervalo de tempo especificado?

A

Disponibilidade.

B

Manutenibilidade.

C

Confiabilidade.

D

Integridade.

E

Confidencialidade.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

teste

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

teste

Q4090995

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4090995 Segurança da Informação

No projeto de sistemas seguros, qual técnica garante a Disponibilidade, permitindo que um componente redundante assuma as operações imediatamente após uma falha do principal?

A

Checksum.

B

Failover.

C

Firewall.

D

Sandbox.

E

Criptografia

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

teste

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

teste

Q4090994

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4090994 Arquitetura de Computadores

Um professor orienta um projeto de iniciação científica que visa desenvolver um sistema de monitoramento para uma caldeira industrial de alta pressão. Devido à natureza crítica do equipamento, a segurança de funcionamento e a tolerância a falhas são requisitos obrigatórios. O aluno bolsista apresentou um diagrama esquemático em que o controlador principal recebe dados de dois sensores de pressão idênticos e argumentou que essa redundância dupla é suficiente para garantir que o sistema continue operando corretamente caso um dos sensores falhe, pois o software poderia identificar a divergência. Como especialista na área, o professor deve corrigir a concepção do aluno, explicando que a redundância dupla serve apenas para detecção de erro, mas não para o mascaramento de falhas, pois o controlador não saberia qual dos dois sensores está correto em caso de discordância. Qual técnica de projeto baseada em redundância de hardware o docente deve recomendar para permitir que o sistema identifique o sensor defeituoso e continue operando automaticamente com os dados corretos?

A

Implementação de um Watchdog Timer externo, que reinicia o sistema operacional da caldeira sempre que detecta uma leitura de pressão acima do limite de segurança estabelecido.

B

Utilização de Redundância Modular Tripla (TMR), que consiste em adicionar um terceiro sensor e um circuito votador para que a decisão de controle seja baseada na maioria dos votos, isolando a leitura divergente.

C

Adoção da técnica de checkpointing com rollback, gravando o estado do sistema a cada segundo para permitir que o controlador restaure a última configuração de pressão válida conhecida antes da falha.

D

Aplicação de Programação em N Versões, solicitando que três alunos diferentes escrevam o código do driver do sensor em linguagens distintas para evitar erros de lógica de software.

E

Configuração dos dois sensores em modo Standby Frio, em que o segundo sensor permanece desligado e só é ativado manualmente pelo operador humano após a confirmação visual de falha no primeiro.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

teste

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

teste

Q4090993

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4090993 Sistemas Operacionais

Em sistemas operacionais modernos que implementam multithreading, a eficiência na coordenação de processos depende da compreensão exata de quais recursos são compartilhados e quais são privativos. Tendo isso em vista, assinale a alternativa que apresenta corretamente a arquitetura de memória e contexto de threads pertencentes a um mesmo processo.

A

Cada thread possui sua própria tabela de páginas, garantindo o isolamento total de variáveis e dados globais.

B

O sistema aloca uma área de Heap exclusiva para cada thread, o que dispensa o uso de exclusão mútua.

C

As threads compartilham código e dados globais, mas mantêm pilhas, registradores e contadores de programa próprios.

D

Os descritores de arquivos abertos são privativos de cada thread, exigindo a passagem de mensagens entre elas.

E

O contexto de hardware, incluindo o contador de programa e os registradores, é compartilhado entre todas as threads.

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

teste

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

teste

Q4090992

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4090992 Sistemas Operacionais

No contexto do gerenciamento de deadlocks em sistemas operacionais, existem estratégias voltadas para a prevenção, que consistem em invalidar pelo menos uma das quatro condições necessárias para a ocorrência do impasse. Considerando a técnica que obriga todos os processos a solicitarem recursos seguindo estritamente uma ordem linear crescente baseada em uma numeração única atribuída a cada tipo de recurso disponível no sistema, é correto afirmar que essa abordagem específica visa eliminar a(s) seguinte(s) condição(ões) de deadlock:

A

exclusão mútua.

B

inanição.

C

não preempção.

D

posse e espera.

E

espera circular.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

teste

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

teste

Q4090991

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4090991 Sistemas Operacionais

Considere que você atua como professor e pesquisador, coordenando um grupo de pesquisa aplicada em Sistemas Distribuídos. O grupo está desenvolvendo um middleware para garantir a consistência de dados em um ambiente de laboratório virtual, em que múltiplos nós de processamento precisam acessar um arquivo de configuração compartilhado para leitura e escrita. O protótipo atual utiliza um servidor central de bloqueios (locks), mas você identificou que isso gera um gargalo de desempenho e um ponto único de falha. Para corrigir o problema, você instrui seus bolsistas a implementarem o algoritmo distribuído de Ricart e Agrawala, que opera sem coordenador central e baseia-se em difusão de mensagens e relógios lógicos. Com base na especificação técnica desse algoritmo para garantir a exclusão mútua através da comunicação entre processos, qual é a orientação que você deve passar à equipe a respeito de como um nó deve proceder para entrar na seção crítica?

A

O nó deve enviar uma mensagem de requisição em multicast para todos os outros nós do sistema contendo seu timestamp local e, em seguida, deve aguardar o recebimento de mensagens de permissão de todos os outros nós antes de acessar o arquivo compartilhado.

B

O processo deve gerar um token de acesso criptografado e enviá-lo para o nó vizinho na topologia de rede em anel; somente o nó que detém esse token em sua memória local pode acessar o arquivo, devendo liberá-lo imediatamente após o término da operação de escrita.

C

O nó interessado envia uma mensagem de difusão informando que entrará na seção crítica e inicia um temporizador de espera; se não receber nenhuma mensagem de veto (NACK) de outro processo dentro do intervalo de tempo estipulado, ele assume que o acesso é seguro.

D

O processo solicitante deve consultar uma tabela hash distribuída (DHT) para localizar qual nó detém a cópia mestre do arquivo naquele instante e enviar uma mensagem unicast solicitando o bloqueio exclusivo diretamente a esse detentor temporário.

E

O nó envia uma mensagem de eleição para todos os processos com identificadores de rede superiores ao dele; se nenhum processo responder com uma mensagem de vivo, ele se autoproclama o novo coordenador e ganha o direito irrestrito de acesso à seção crítica.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

teste

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

teste

Q4090990

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4090990 Arquitetura de Computadores

A hierarquia de memória é fundamental para o desempenho dos sistemas computacionais, baseando-se nos princípios de localidade temporal e espacial. Acerca de Registradores, Memória RAM (DRAM), HD (Hard Disk Drive) e SSD (Solid State Drive), assinale a alternativa que apresenta corretamente a correlação entre tecnologia, volatilidade e desempenho.

A

Os registradores são memórias não voláteis e a RAM atua como o armazenamento secundário principal do sistema.

B

O SSD é uma memória flash não volátil mais rápida que o HD mecânico, porém mais lenta que a memória RAM volátil.

C

A memória RAM principal utiliza tecnologia SRAM, sendo mais rápida e barata que a DRAM usada na memória cache.

D

O disco rígido possui a maior velocidade de transferência da hierarquia e supera o SSD em leituras aleatórias.

E

A memória RAM e o armazenamento SSD são classificados como memórias voláteis por perderem os dados sem energia elétrica.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

teste

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

teste

Q4090989

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4090989 Arquitetura de Computadores

Considere que você é o professor orientador de um projeto de iniciação científica que visa desenvolver um sistema de processamento de imagens em tempo real para drones agrícolas. Durante a fase de especificação do hardware, o aluno bolsista apresenta uma dúvida crítica: ele sugere economizar no projeto utilizando um microcontrolador que conecta a memória RAM principal através de um barramento de expansão genérico (I/O), argumentando que “barramentos são apenas fios e a velocidade será a mesma”.
Como orientador, você deve corrigir essa concepção equivocada explicando a hierarquia de barramentos e a importância da velocidade de comunicação entre a UCP e a memória. Qual das seguintes explicações técnicas você deve fornecer ao aluno para justificar a inviabilidade da proposta dele?

A

A proposta é inviável porque o Barramento Local (ou de sistema) é projetado para conectar a UCP diretamente a componentes críticos como a memória cache e a memória RAM, operando em frequências síncronas muito próximas ou iguais ao clock do processador, garantindo a baixa latência necessária. Já o barramento de expansão é mais lento e não suportaria o fluxo de dados do processamento de imagens.

B

A ideia funcionaria se o sistema fosse de 64 bits. Em arquiteturas modernas de 64 bits, a distinção física entre Barramento Local e Barramento de Expansão deixa de existir, pois o sistema operacional mapeia todos os dispositivos, incluindo a RAM e os periféricos, no mesmo espaço de endereçamento virtual plano.

C

O problema não é a velocidade, mas o protocolo. Dispositivos no Barramento Local utilizam protocolos assíncronos universais (como o USB), enquanto a memória RAM exige um barramento de expansão com sincronização rígida para não perder os dados durante o voo do drone.

D

Para processamento de imagens, o ideal é usar exclusivamente o Barramento de Expansão, pois ele possui uma largura de banda superior ao Barramento Local. O Barramento Local é reservado apenas para tarefas de manutenção do sistema operacional e não deve ser usado para tráfego intenso de dados de vídeo.

E

A conexão via barramento de expansão é possível, desde que utilizemos o padrão PCI Express (PCIe). O PCIe é, por definição, um Barramento Local, pois seus slots são soldados fisicamente ao lado do processador, garantindo que a RAM externa tenha o mesmo desempenho da RAM soldada na placa.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

teste

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

teste

Q4090988

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4090988 Arquitetura de Computadores

Em um projeto de sistemas operacionais e arquitetura de computadores, a eficiência da transferência de dados entre dispositivos periféricos e a memória principal é crítica. Com base em um cenário em que um disco rígido precisa transferir um grande bloco de dados para a memória, considerando as técnicas de Entrada e Saída (E/S) aplicáveis a este cenário, E/S Programada, E/S Controlada por Interrupção e Acesso Direto à Memória (DMA), assinale a alternativa que descreve o comportamento e o impacto no processador (UCP).

A

Na E/S Programada, a UCP é interrompida apenas quando o dispositivo está pronto.

B

A E/S Controlada por Interrupção elimina completamente o envolvimento da UCP na transferência de dados, pois o periférico escreve diretamente na memória RAM sem passar pelos registradores da UCP.

C

O controlador de DMA assume o controle do barramento do sistema para transferir o bloco de dados diretamente para a memória, solicitando a intervenção da UCP apenas no início e no final da transação, liberando-a para outras tarefas.

D

O mecanismo de DMA opera exclusivamente através do barramento de expansão e não pode acessar o barramento de memória.

E

Na E/S Programada, a UCP utiliza o mecanismo de Cycle Stealing (roubo de ciclo) para intercalar a execução de instruções com a transferência de dados.

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

teste

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

teste

Q4090987

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4090987 Arquitetura de Computadores

Na avaliação de desempenho de computadores, as métricas MIPS (Milhões de Instruções Por Segundo) e FLOPS (Operações de Ponto Flutuante Por Segundo) são frequentemente utilizadas para quantificar a velocidade de processamento. No entanto, ao comparar arquiteturas com conjuntos de instruções diferentes (como RISC versus CISC), o uso isolado do MIPS pode levar a conclusões errôneas sobre a eficiência real da máquina. Assinale a alternativa que explica corretamente a razão técnica para essa limitação do MIPS em contraste com a aplicação do FLOPS.

A

A métrica MIPS contabiliza apenas as instruções que acessam a memória RAM, ignorando as operações lógicas realizadas nos registradores internos, enquanto o FLOPS mede todo o tráfego do barramento do sistema.

B

O MIPS é uma medida dependente da taxa de clock, o que impede sua utilização em processadores modernos com frequência dinâmica, ao passo que o FLOPS é uma medida estática definida pelo fabricante na fase de projeto dos microcircuitos.

C

Uma arquitetura que exige mais instruções simples para realizar uma tarefa pode apresentar uma taxa MIPS maior do que uma arquitetura que realiza a mesma tarefa com menos instruções complexas, mesmo que a primeira leve mais tempo para concluir o programa, enquanto o FLOPS mede a quantidade de operações aritméticas úteis realizadas.

D

O FLOPS é aplicável apenas a processadores de bloco único que não possuem unidades de ponto flutuante dedicadas, enquanto o MIPS é a métrica padrão para supercomputadores que utilizam múltiplos blocos operacionais em paralelo.

E

A métrica MIPS é inversamente proporcional ao tempo de execução do programa, garantindo que um valor MIPS mais alto sempre corresponda a um computador mais rápido, independentemente da linguagem de máquina utilizada, o que não ocorre com o FLOPS.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

teste

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

teste

Q4090986

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4090986 Arquitetura de Computadores

Em processadores, a Unidade Lógica e Aritmética é construída com circuitos de lógica combinacional. Qual fator físico limita diretamente a velocidade máxima (frequência de clock) desse bloco operacional?

A

A quantidade de memória cache L1 disponível para armazenar os operandos da operação.

B

O tempo total de propagação do sinal através do caminho mais longo de portas lógicas entre a entrada e a saída do circuito.

C

O número de instruções que o sistema operacional consegue agendar por segundo para execução.

D

A dependência de estados passados armazenados em flip-flops internos à própria arquitetura do circuito combinacional.

E

A largura do barramento de endereços que conecta a CPU ao disco rígido.

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

teste

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

teste

Q4090985

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4090985 Arquitetura de Computadores

Considere um processador hipotético baseado em uma organização de microcircuitos com Barramento Interno Único. Nessa arquitetura, todos os registradores de uso geral, o Contador de Programa (PC), o Registrador de Instrução (IR) e a Unidade Lógica e Aritmética (ULA) estão conectados a esse único barramento compartilhado. A ULA possui dois registradores de entrada temporários (Latches A e B) para estabilizar os operandos, pois o barramento não pode transmitir dois valores simultaneamente.
Um engenheiro de sistemas está analisando o desempenho da fase de Busca da Instrução (Fetch Cycle) e propõe uma otimização. Atualmente, a micro-operação de incremento do PC (PC ← PC + 4) utiliza a ULA principal. O engenheiro sugere a inclusão de um somador dedicado acoplado diretamente ao registrador PC, independente do barramento central.
Com base nos conceitos de desempenho e blocos operacionais, assinale a alternativa que apresenta corretamente o impacto dessa alteração no ciclo de busca e no desempenho global do processador.

A

A inclusão do somador dedicado transforma o processador multiciclo em um processador superescalar.

B

Em uma organização de barramento único, a alteração é irrelevante para o desempenho, pois o gargalo principal é a latência da memória principal (DRAM).

C

A modificação reduz o número de ciclos de clock necessários para a fase de busca. Sem o somador dedicado, o valor do PC deve trafegar pelo barramento até a ULA, ser somado e retornar pelo mesmo barramento, competindo com a transferência da instrução da memória para o IR (Instruction Register).

D

O somador dedicado aumentará o CPI (Cycles Per Instruction) médio do processador, pois introduz um novo bloco operacional.

E

A alteração introduz um conflito de dados (Data Hazard) estrutural insuperável, pois o PC será incrementado automaticamente a cada ciclo de clock.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

teste

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

teste

Q4090493

Ano: 2026 Banca: IESES Órgão: CRMV - SC Prova: IESES - 2026 - CRMV - SC - Analista de TI |

Q4090493 Governança de TI

No contexto institucional, o uso de ferramentas de Inteligência Artificial exige cuidados técnicos, éticos e jurídicos. Assinale a alternativa correta.

A

Sistemas de IA são sempre neutros, infalíveis e dispensam validação humana.

B

Ferramentas de IA podem receber livremente dados pessoais sensíveis, sem base legal ou controle de acesso.

C

A adoção de IA elimina a necessidade de políticas internas de segurança, governança e conformidade.

D

O uso de IA deve considerar finalidade, qualidade dos dados, riscos de viés, proteção de dados pessoais, rastreabilidade das decisões e supervisão humana quando houver impacto relevante sobre pessoas.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

teste

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

teste

Q4090492

Ano: 2026 Banca: IESES Órgão: CRMV - SC Prova: IESES - 2026 - CRMV - SC - Analista de TI |

Q4090492 Banco de Dados

Sobre sistemas gerenciadores de bancos de dados relacionais, como PostgreSQL e MySQL, assinale a alternativa correta.

A

Chaves estrangeiras impedem qualquer relacionamento entre tabelas.

B

Um SGBD relacional organiza dados em tabelas, permite definição de chaves primárias e estrangeiras, oferece mecanismos de controle de transações e pode implementar regras de segurança para acesso aos dados.

C

Um SGBD relacional armazena dados exclusivamente em arquivos de texto sem estrutura lógica.

D

Transações são utilizadas apenas para alterar a aparência visual da interface do banco de dados.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

teste

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

teste

Q4090491

Ano: 2026 Banca: IESES Órgão: CRMV - SC Prova: IESES - 2026 - CRMV - SC - Analista de TI |

Q4090491 Engenharia de Software

No paradigma de orientação a objetos, assinale a alternativa correta.

A

Encapsulamento consiste em restringir o acesso direto a certos atributos ou métodos de um objeto, expondo interfaces controladas para interação com seus dados e comportamentos.

B

Polimorfismo significa que uma classe não pode possuir métodos com comportamentos diferentes em contextos distintos

C

Herança impede qualquer forma de reuso de código entre classes.

D

Baixo acoplamento e alta coesão são características indesejáveis em projetos orientados a objetos.

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

teste

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

teste

Q4090490

Ano: 2026 Banca: IESES Órgão: CRMV - SC Prova: IESES - 2026 - CRMV - SC - Analista de TI |

Q4090490 Programação

Sobre linguagens de programação, compiladores e interpretadores, assinale a alternativa correta.

A

Compiladores são utilizados apenas em linguagens de marcação, como HTML.

B

Um compilador traduz, em regra, o código-fonte para uma forma executável ou intermediária antes da execução, enquanto um interpretador executa ou traduz instruções durante a execução do programa.

C

Um interpretador é um dispositivo físico instalado entre a placa-mãe e a memória RAM.

D

Linguagens como Python, Java e PHP não utilizam nenhum mecanismo de tradução ou interpretação de código.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

teste

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

teste

Q4090489

Ano: 2026 Banca: IESES Órgão: CRMV - SC Prova: IESES - 2026 - CRMV - SC - Analista de TI |

Q4090489 Algoritmos e Estrutura de Dados

Considere a necessidade de armazenar dados em que as inserções e remoções devem ocorrer segundo o princípio “o último a entrar é o primeiro a sair”. Qual estrutura de dados é mais adequada?

A

Grafo ponderado

B

Pilha

C

Fila

D

Árvore binária de busca

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

teste

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

teste

Q4090488

Ano: 2026 Banca: IESES Órgão: CRMV - SC Prova: IESES - 2026 - CRMV - SC - Analista de TI |

Q4090488 Arquitetura de Computadores

Durante a manutenção de um computador, verifica-se lentidão no carregamento do sistema e ruídos mecânicos vindos da unidade de armazenamento. Sobre diagnóstico e manutenção, assinale a alternativa correta.

A

A formatação sempre corrige falhas físicas em mídia de armazenamento.

B

Ruídos mecânicos em discos rígidos indicam, obrigatoriamente, falha no monitor.

C

Ruídos mecânicos em discos rígidos podem indicar falha física iminente, sendo recomendável realizar backup imediato e avaliar a substituição da unidade.

D

O backup deve ser realizado apenas após a falha definitiva do disco, para evitar perda de desempenho.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

teste

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

teste

Foram encontradas 180.199 questões

Resolva questões gratuitamente!

, continue estudando de graça!