Considere um processador hipotético baseado em uma organização de microcircuitos com Barramento Interno Único. Nessa arquitetura, todos os registradores de uso geral, o Contador de Programa (PC), o Registrador de Instrução (IR) e a Unidade Lógica e Aritmética (ULA) estão conectados a esse único barramento compartilhado. A ULA possui dois registradores de entrada temporários (Latches A e B) para estabilizar os operandos, pois o barramento não pode transmitir dois valores simultaneamente.
Um engenheiro de sistemas está analisando o desempenho da fase de Busca da Instrução (Fetch Cycle) e propõe uma otimização. Atualmente, a micro-operação de incremento do PC (PC ← PC + 4) utiliza a ULA principal. O engenheiro sugere a inclusão de um somador dedicado acoplado diretamente ao registrador PC, independente do barramento central.
Com base nos conceitos de desempenho e blocos operacionais, assinale a alternativa que apresenta corretamente o impacto dessa alteração no ciclo de busca e no desempenho global do processador.