Questões de Concurso
Sobre eletrônica digital na engenharia eletrônica em engenharia eletrônica
Foram encontradas 979 questões
Considere que o circuito combinacional mostrado na figura acima seja implementado com portas lógicas com tecnologia TTL. Suponha que as entradas do circuito sejam representadas pelas variáveis A, B, C, D e E e que a saída do circuito seja representada pela variável S. Com relação a esse circuito, julgue o item subsequente.
Se as portas TTL usadas no circuito forem do tipo HS, elas
terão um tempo de comutação, de um estado para outro, muito
maior do que se as portas forem do tipo LS, e o consumo de
potência das portas do tipo HS será menor do que o consumo
das portas do tipo LS.
Considere que o circuito combinacional mostrado na figura acima seja implementado com portas lógicas com tecnologia TTL. Suponha que as entradas do circuito sejam representadas pelas variáveis A, B, C, D e E e que a saída do circuito seja representada pela variável S. Com relação a esse circuito, julgue o item subsequente.
Se a entrada E assumir o valor 1, então a saída S assumirá o
valor 1, independentemente dos valores assumidos pelas
variáveis A, B, C e D.
Considere que o circuito combinacional mostrado na figura acima seja implementado com portas lógicas com tecnologia TTL. Suponha que as entradas do circuito sejam representadas pelas variáveis A, B, C, D e E e que a saída do circuito seja representada pela variável S. Com relação a esse circuito, julgue o item subsequente.
Se as entradas A, B, C, D e E assumirem, respectivamente, os
valores 1, 1, 0, 1 e 1, então a saída S assumirá o valor 1.
A tabela verdade acima descreve um circuito combinacional com entradas A, B e C, e saída S. Com relação a essa tabela, julgue o item que se segue.
Embora não seja a expressão booleana mínima para a saída S,
a expressão booleana 
expressa corretamente a saída S em função das entradas A, B
e C.
A tabela verdade acima descreve um circuito combinacional com entradas A, B e C, e saída S. Com relação a essa tabela, julgue o item que se segue.
Na forma produto de somas, a expressão booleana mínima para
a saída S é dada por 
A tabela verdade acima descreve um circuito combinacional com entradas A, B e C, e saída S. Com relação a essa tabela, julgue o item que se segue.
Considerando-se a forma soma de produtos, a expressão
booleana mínima para a saída S é dada por 
PORT (a, b, c: IN bit;
d, e: OUT bit);
END entidade;
ARCHITECTURE arquitetura OF entidade IS
BEGIN
PROCESS (a, b, c)
BEGIN
IF (c = '1') THEN
d <= a XOR b;
e <= a AND b;
ELSE
d <= '0';
e <= '0';
END PROCESS;
END arquitetura;
A Figura 1, acima, mostra um diagrama de quatro estados definidos pelos bits B e A, sendo B o mais significativo, e pelo bit de controle C.
A Figura 2, por sua vez, mostra uma implementação síncrona desse diagrama de estados com o uso de flip-flops D e das lógicas A e B.
Estas lógicas devem ser, respectivamente:
Contador Flip-Flop JK
A figura acima mostra um contador binário conectado a um flip-flop JK, ambos com entrada de clock acionada por borda. O contador está programado para decrementar (D/U = 1) e, no início da contagem, Q = Q1 = Q0 = 0, sendo Q1 mais significativo do que Q0. Além disso, cada pulso de clock do contador (Clk1) é seguido por um pulso de clock do flip-flop (Clk2), havendo tempo suficiente para a estabilização das saídas de ambos os dispositivos.
Mapa de Karnaugh de Y
O mapa de Karnaugh mostrado na figura acima representa a seguinte função lógica:
e no instante de amostragem anterior, 
Portanto, é correto afirmar que, no último intervalo de amostragem, a velocidade angular média do objeto foi de A partir das informações acima, é correto afirmar que o esquema lógico para implementar o circuito em questão pode ser realizado com o uso mínimo de
Nesse caso, o(a)
Conheça nossos planos