Questões de Concurso
Sobre eletrônica digital na engenharia eletrônica em engenharia eletrônica
Foram encontradas 976 questões
mov AH,80h
add AL,30h
dec AH
Sejam AH e AL, respectivamente, os bytes mais e menos significativos do acumulador AX.
O valor de AX portanto, ao final da execução das instruções acima, é
As lógicas das saídas A>B, A=B e A
A soma A+B+C

A figura acima mostra o conjunto de leds e os algarismos de 0 a 9 que formam o dispositivo de sete segmentos. Cada segmento é um led independente que, na figura, é representado por uma letra minúscula. Para acender qualquer um dos segmentos, usa-se uma função combinacional de quatro variáveis (4 bits) dada por Sx = f(V, X, Y, Z), onde:
• V corresponde ao bit mais significativo;
• X assume uma das sete letras dos sete segmentos;
• Sx =1 significa segmento aceso;
• Sx =0 significa segmento apagado ou combinações indiferentes (don’t care).
Considerando o exposto, o segmento, cuja função (Sx ) terá o menor número de mintermos, ou seja, o menor número de células com nível lógico 1 no mapa de Karnaugh, é o

A tabela verdade, mostrada acima, representa a função lógica F = f(X,Y,Z) de um circuito digital. A expressão mínima de F é

O programa em Ladder acima aciona a bobina S, obedecendo às condições dos contatos A e B. A expressão lógica correspondente ao programa é

Desconsiderando-se os inversores, a menor soma de produtos que implementa o mapa acima possui

Deseja-se projetar um circuito, usando-se apenas um somador de 4 bits tipo 7483, que converta um número D4D3D2D1D0 , em representação BCD de 5 bits (0 a 19), para um número B4B3B2B1B0 em representação binária de 5 bits. Para isso, basta zerar Ci e tomar as saídas do somador, desde que as entradas A3A2A1A0 e B3B2B1B0 sejam, respectivamente,

Deseja-se comparar o número P3P2P1P0(com sinal – representado de –8 a +7) com o número Q3Q2Q1Q0(sem sinal – representado de 0 a 15), usando-se um comparador sem sinal tipo 7485. Para isso, basta zerar A > Bi e A < Bi, ativar A = Bi e tomar as saídas do comparador, desde que as entradas A3A2A1A0 e B3B2B1B0 sejam, respectivamente
Dispondo-se de um canal com largura de banda de 25 MHz, o método de modulação que atende à condição para que a IES seja desprezível é o

Considere um contador binário de 4 bits, cujas tabelas de operação e de ligações estão mostradas acima. O contador dispõe dos sinais LOAD (carregamento paralelo sincronizado pelo clock), CLR (clear síncrono) e EN (habilitador de contagem a cada clock), todos ativados em nível alto, além do sinal UP, que define a direção de contagem. Sabendo-se que a habilitação de LOAD tem prioridade sobre a habilitação de contagem, o número de estados da sequência permanente implementada é

Considere o circuito digital da figura acima. Sabendo-se queK=K3K2K1K0,P=P3P2P1P0 e Z=Z3Z2Z1Z0são números de 4 bits, a saída S da unidade aritmética é
(B+C) é
é