Questões de Concurso
Sobre eletrônica digital na engenharia eletrônica em engenharia eletrônica
Foram encontradas 976 questões
Ano: 2026
Banca:
CESPE / CEBRASPE
Órgão:
ANSA
Prova:
CESPE / CEBRASPE - 2026 - ANSA - Ênfase 19: Manutenção – Instrumentação |
Q4083450
Engenharia Eletrônica
Julgue o item a seguir, relativo ao circuito digital precedente, com entrada A e saída F, em que as transições de estado do flip-flop JK ocorrem a cada borda de subida do sinal de relógio.
Quando A = 0, o próximo estado do flip-flop será 0.
Ano: 2026
Banca:
IF-PI
Órgão:
IF-PI
Prova:
IF-PI - 2026 - IF-PI - Professor EBTT - Engenharia Elétrica |
Q4009531
Engenharia Eletrônica
Seja o diagrama de portas lógicas integradas na figura a seguir.
Adaptado de NOGUEIRA, J.S. Eletrônica Digital Básica. Salvador: EDUFBA, 2011, p40.
A expressão booleana simplificada resultante em F é igual a:
Adaptado de NOGUEIRA, J.S. Eletrônica Digital Básica. Salvador: EDUFBA, 2011, p40. A expressão booleana simplificada resultante em F é igual a:
Q3999466
Engenharia Eletrônica
Assinale a alternativa que apresenta as três funções
fundamentais de um sistema PCM.
Q3975557
Engenharia Eletrônica
Durante um pulso de CLOCK em um Flip-Flop JK em
confi guração mestre-escravo com as portas J e K em nível lógico
1 (um), a porta Q:
Q3975556
Engenharia Eletrônica
A operação booleana E=((AC+AD)BA+(AB+AC)CB)AD
equivale a:
Q3975555
Engenharia Eletrônica
Em um projeto de instrumentação e controle, foi utilizado
um dispositivo PT100. Para que a temperatura possa ser
quantizada pelo conversor AD, primeiro o valor de:
Q3975554
Engenharia Eletrônica
Em uma porta lógica XNOR com duas entradas, a saída não
será igual ao produto das entradas quando estas:
Q3975552
Engenharia Eletrônica
Uma empresa de semicondutores está desenvolvendo um
novo circuito integrado que disponibiliza portas NAND CMOS de
duas entradas com a mesma tecnologia que já vinha utilizando,
mas decidiu aumentar o FAN-IN. A consequência usualmente
mais relevante dessa decisão consiste no fato de que as portas
ficarão:
Q3975548
Engenharia Eletrônica
Pela
tabela
verdade
da
operação
booleana E=B(AB+CD)C+A(BC+CD)B+C(AB+BC)D, a saída E será
verdadeira (E=1) em:
Q3975547
Engenharia Eletrônica
Um sistema de aquisição de dados com conversor AD
de 10 bits foi projetado para ler uma escala de 0 a 200°C.
Considerando uma resposta linear do sensor, o valor inteiro da
temperatura correspondente ao valor digital 256 é:
Q3975545
Engenharia Eletrônica
Em uma Unidade Lógica e Aritmética (ULA), pode-se
encontrar:
Q3975539
Engenharia Eletrônica
Um contador em anel tradicional com Flip-Flops tipo D possui
a saída Q do último Flip-Flop conectada à entrada D do primeiro
Flip-Flop. Nessa configuração, ele opera com N estados. Se ao
invés de conectar a saída Q for conectada a saída Q-barra, o
número de estados do contador passará a ser:
Q3975535
Engenharia Eletrônica
As saídas de um Flip-Flop JK se comportarão como as
saídas de um Flip-Flop D quando:
Q3975531
Engenharia Eletrônica
Uma característica fundamental em um Flip-Flop SR na
confi guração mestre-escravo é que:
Q3897692
Engenharia Eletrônica
No projeto de placas de circuito impresso de alta velocidade (High-Speed Design), o fenômeno do
crosstalk (diafonia) decorre do acoplamento eletromagnético entre trilhas adjacentes, podendo
comprometer a integridade dos sinais. Considerando as boas práticas de layout e sua avaliação em
softwares EDA, assinale a alternativa que descreve corretamente uma estratégia eficaz para mitigar
esse fenômeno.
Ano: 2026
Banca:
FEPESE
Órgão:
Polícia Científica - SC
Prova:
FEPESE - 2026 - Polícia Científica - SC - Perito Oficial Criminal - Áudio e Imagem |
Q3897412
Engenharia Eletrônica
Considere que quatro flip-flops do tipo J-K com
clock foram colocados em uma estrutura como mostra
a figura abaixo.
Os sinais de entrada e de clock são mostrados na figura abaixo.
Considerando que todas as saídas não barradas (X₃, X₂, X₁ e X₀) dos flip-flops estejam no nível lógico 0 no instante t₁, quais os níveis lógicos das saídas de cada flip-flop no instante de tempo t₄?
Os sinais de entrada e de clock são mostrados na figura abaixo.
Considerando que todas as saídas não barradas (X₃, X₂, X₁ e X₀) dos flip-flops estejam no nível lógico 0 no instante t₁, quais os níveis lógicos das saídas de cada flip-flop no instante de tempo t₄?
Q3852743
Engenharia Eletrônica
Os conversores Analógico-Digitais (ADC) são fundamentais em
sistemas eletrônicos, automação industrial e instrumentação,
permitindo que sinais analógicos sejam processados digitalmente.
Diversas arquiteturas de ADC são utilizadas na prática, como flash,
aproximações sucessivas (SAR), sigma-delta, pipeline e
rampa/contagem, cada uma com diferentes compromissos entre
velocidade, precisão, custo e consumo.
Com base nas características típicas desses tipos de conversores A/D, é correto afirmar que
Com base nas características típicas desses tipos de conversores A/D, é correto afirmar que
Q3852723
Engenharia Eletrônica
O circuito combinacional a seguir possui três entradas digitais (A, B e C) e uma saída S.
É correto afirmar que o circuito implementado é um
Q3852604
Engenharia Eletrônica
Um sistema digital síncrono de alta velocidade monitora a posição
de um encoder de 4 bits. O projeto original utiliza código Gray,
onde apenas um bit muda por transição para mitigar problemas de
temporização. Após uma falha, o encoder passa a gerar código
binário puro, onde vários bits podem mudar simultaneamente.
Assinale a opção que descreve a consequência imediata e mais provável para a integridade dos dados no circuito receptor, dada a presença de atrasos de propagação (tpd) nos flip-flops do sistema síncrono.
Assinale a opção que descreve a consequência imediata e mais provável para a integridade dos dados no circuito receptor, dada a presença de atrasos de propagação (tpd) nos flip-flops do sistema síncrono.
Q3852250
Engenharia Eletrônica
Flip Flops são circuitos eletrônicos básicos para o funcionamento
de circuitos sequenciais. Os flip flops mais comuns podem ser do
tipo D, JK, S-R. Considere um flip-flop do tipo JK, e que em um dado
momento a saída do mesmo é Q =1. No primeiro ciclo de clock
subsequente as entradas são J=1 e K=1. No segundo ciclo de clock
subsequente as entradas são J=0 e K=1. As saídas Q do referido flip
flop imediatamente após cada ciclo de clock são, respectivamente,
Conheça nossos planos