Questões de Concurso
Sobre eletrônica digital na engenharia eletrônica em engenharia eletrônica
Foram encontradas 979 questões
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2012 - Petrobras - Técnico de Manutenção Júnior - Instrumentação-2012 |
Q431744
Engenharia Eletrônica
Um conversor analógico-digital de 12 bits, com faixa de entrada de 0 V a 10 V, foi utilizado em conjunto com um termômetro cuja saída varia linearmente entre 0 V e 1 V para uma faixa de temperatura compreendida entre 0 o C e 100 o C.
A resolução desse sistema, em o C, será de, aproximadamente,
A resolução desse sistema, em o C, será de, aproximadamente,
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2012 - Petrobras - Técnico de Manutenção Júnior - Instrumentação-2012 |
Q431741
Engenharia Eletrônica
A figura, na qual o sinal de saída pode variar de 0 V a 10 V, foi construída a partir de um sistema de medição que utiliza um conversor analógico-digital de 8 bits.
Qual é a conformidade percentual da curva apresentada?
Qual é a conformidade percentual da curva apresentada?
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2012 - Petrobras - Engenheiro de Equipamento Júnior - Elétrica-2012 |
Q431453
Engenharia Eletrônica
Na figura abaixo, é apresentado o diagrama esquemático de um circuito lógico sequencial constituído apenas por flip-flops JK, comandado por um sinal de clock (CLK) periódico.
Considerando-se que o circuito inicia sua operação a partir do estado Y2Y1Y0 = 000, sabe-se que o
Considerando-se que o circuito inicia sua operação a partir do estado Y2Y1Y0 = 000, sabe-se que o
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2012 - Petrobras - Engenheiro de Equipamento Júnior - Eletrônica-2012 |
Q431352
Engenharia Eletrônica
Texto associado
Deseja-se construir um contador digital binário de dois bits com um sinal de controle Z, onde a contagem é crescente quando Z = 1 e decrescente quando Z = 0, conforme ilustrado no diagrama de estados.
Assim, o circuito combinacional a ser empregado para produzir o sinal de comando DX deve realizar a seguinte função lógica:
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2012 - Petrobras - Engenheiro de Equipamento Júnior - Eletrônica-2012 |
Q431351
Engenharia Eletrônica
Texto associado
Deseja-se obter um circuito lógico combinacional que realiza a função lógica descrita pelo mapa de Karnaugh.
Entretanto, dispõe-se apenas de circuitos integrados 74HC00 (NAND).
Dessa forma, o circuito que realiza a função lógica descrita no mapa é
Dessa forma, o circuito que realiza a função lógica descrita no mapa é
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2012 - Petrobras - Engenheiro de Equipamento Júnior - Eletrônica-2012 |
Q431350
Engenharia Eletrônica
Texto associado
Na figura, é apresentado o circuito de uma porta lógica digital CMOS complementar, onde a rede abaixadora (pull-down) está faltando.
O circuito correto para a rede abaixadora dessa porta lógica é
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2012 - Petrobras - Engenheiro de Equipamento Júnior - Eletrônica-2012 |
Q431346
Engenharia Eletrônica
O circuito lógico combinacional apresentado na figura emprega um multiplexador de três bits, onde a palavra binária
de seleção tem S2
como sendo o bit mais significativo.
A função lógica booleana relacionando a saída F com as entradas X, Y, Z e W no circuito da figura é
A função lógica booleana relacionando a saída F com as entradas X, Y, Z e W no circuito da figura é
Ano: 2012
Banca:
FCC
Órgão:
TRF - 4ª REGIÃO
Prova:
FCC - 2012 - TRF - 4ª REGIÃO - Analista Judiciário - Engenharia Elétrica |
Q381101
Engenharia Eletrônica
Texto associado
Para responder às questões , considere as informações abaixo:
A expressão lógica do avanço do cilindro A é:
Q283846
Engenharia Eletrônica
Deseja-se construir um circuito sequencial síncrono, a partir de fiip-fiops JK master-slave, que gerem a sequência de estados lógicos indicados abaixo. Um pulso de “reset" é gerado automaticamente, quando o circuito é alimentado, a fim de assegurar o estado inicial especificado. As mudanças de estado devem ocorrer devido a pulsos aplicados às entradas de “clock" (ck) dos fiip-fiops. Com base nisso, a equação de controle do fiip-fiop mais significativo é.
Q283845
Engenharia Eletrônica
Observe o diagrama abaixo:
Sabendo que A(A 1A0) e B(B1B0), são palavras binárias de dois bits, a equação lógica que identifica a condição A > B é dada por:
Sabendo que A(A 1A0) e B(B1B0), são palavras binárias de dois bits, a equação lógica que identifica a condição A > B é dada por:
Ano: 2012
Banca:
CESPE / CEBRASPE
Órgão:
ANAC
Prova:
CESPE - 2012 - ANAC - Especialista em Regulação de Aviação Civil - Área 1 |
Q278948
Engenharia Eletrônica
Texto associado
Em um controlador lógico programável (CLP), após definir-se as
variáveis, deve-se desenvolver a lógica de controle para o
funcionamento do dispositivo, podendo essa lógica ser programada
com base nas linguagens definidas de acordo com norma pertinente.
Considerando essas informações e a figura acima, que ilustra um
bloco funcional de um temporizador, julgue os itens a seguir.
Em um controlador lógico programável (CLP), após definir-se as
variáveis, deve-se desenvolver a lógica de controle para o
funcionamento do dispositivo, podendo essa lógica ser programada
com base nas linguagens definidas de acordo com norma pertinente.
Considerando essas informações e a figura acima, que ilustra um
bloco funcional de um temporizador, julgue os itens a seguir.
Em operações com painéis de relés, é mais prático efetuar a programação de CLP em linguagem Assembler, uma vez que, mediante essa linguagem, a programação de relés e os diagramas resultantes tornam-se semelhantes a diagramas elétricos de relés.
Ano: 2012
Banca:
CESPE / CEBRASPE
Órgão:
ANAC
Prova:
CESPE - 2012 - ANAC - Especialista em Regulação de Aviação Civil - Área 1 |
Q278947
Engenharia Eletrônica
Texto associado
Em um controlador lógico programável (CLP), após definir-se as
variáveis, deve-se desenvolver a lógica de controle para o
funcionamento do dispositivo, podendo essa lógica ser programada
com base nas linguagens definidas de acordo com norma pertinente.
Considerando essas informações e a figura acima, que ilustra um
bloco funcional de um temporizador, julgue os itens a seguir.
Em um controlador lógico programável (CLP), após definir-se as
variáveis, deve-se desenvolver a lógica de controle para o
funcionamento do dispositivo, podendo essa lógica ser programada
com base nas linguagens definidas de acordo com norma pertinente.
Considerando essas informações e a figura acima, que ilustra um
bloco funcional de um temporizador, julgue os itens a seguir.
A entrada PT e a saída ET são variáveis boolianas, enquanto a entrada IN e a saída Q são variáveis temporizadas.
Ano: 2012
Banca:
CESPE / CEBRASPE
Órgão:
ANAC
Prova:
CESPE - 2012 - ANAC - Especialista em Regulação de Aviação Civil - Área 1 |
Q278946
Engenharia Eletrônica
Texto associado
Em um controlador lógico programável (CLP), após definir-se as
variáveis, deve-se desenvolver a lógica de controle para o
funcionamento do dispositivo, podendo essa lógica ser programada
com base nas linguagens definidas de acordo com norma pertinente.
Considerando essas informações e a figura acima, que ilustra um
bloco funcional de um temporizador, julgue os itens a seguir.
Em um controlador lógico programável (CLP), após definir-se as
variáveis, deve-se desenvolver a lógica de controle para o
funcionamento do dispositivo, podendo essa lógica ser programada
com base nas linguagens definidas de acordo com norma pertinente.
Considerando essas informações e a figura acima, que ilustra um
bloco funcional de um temporizador, julgue os itens a seguir.
Ocorre o fim da temporização ajustada para o temporizador, quando a saída Q é ativada.
Ano: 2012
Banca:
CESPE / CEBRASPE
Órgão:
ANAC
Prova:
CESPE - 2012 - ANAC - Especialista em Regulação de Aviação Civil - Área 1 |
Q278945
Engenharia Eletrônica
Texto associado
Em um controlador lógico programável (CLP), após definir-se as
variáveis, deve-se desenvolver a lógica de controle para o
funcionamento do dispositivo, podendo essa lógica ser programada
com base nas linguagens definidas de acordo com norma pertinente.
Considerando essas informações e a figura acima, que ilustra um
bloco funcional de um temporizador, julgue os itens a seguir.
Em um controlador lógico programável (CLP), após definir-se as
variáveis, deve-se desenvolver a lógica de controle para o
funcionamento do dispositivo, podendo essa lógica ser programada
com base nas linguagens definidas de acordo com norma pertinente.
Considerando essas informações e a figura acima, que ilustra um
bloco funcional de um temporizador, julgue os itens a seguir.
A operação de temporização processada pelo bloco inicia-se em determinado intervalo de tempo, após a entrada IN ter sido energizada.
Ano: 2012
Banca:
CESPE / CEBRASPE
Órgão:
ANAC
Prova:
CESPE - 2012 - ANAC - Especialista em Regulação de Aviação Civil - Área 1 |
Q278944
Engenharia Eletrônica
Texto associado
Considerando a estrutura do contador acima, julgue os itens que se
seguem, referentes a contadores.
Considerando a estrutura do contador acima, julgue os itens que se
seguem, referentes a contadores.
O circuito acima representa o esquema de um contador binário de três bites implementado a partir de flip-flops JK.
Ano: 2012
Banca:
CESPE / CEBRASPE
Órgão:
ANAC
Prova:
CESPE - 2012 - ANAC - Especialista em Regulação de Aviação Civil - Área 1 |
Q278943
Engenharia Eletrônica
Texto associado
Considerando a estrutura do contador acima, julgue os itens que se
seguem, referentes a contadores.
Considerando a estrutura do contador acima, julgue os itens que se
seguem, referentes a contadores.
A associação de flip-flops é utilizada na construção de estruturas lógicas que realizam a implementação de contadores assíncronos.
Ano: 2012
Banca:
CESPE / CEBRASPE
Órgão:
ANAC
Prova:
CESPE - 2012 - ANAC - Especialista em Regulação de Aviação Civil - Área 1 |
Q278942
Engenharia Eletrônica
Texto associado
Considerando a estrutura do contador acima, julgue os itens que se
seguem, referentes a contadores.
Considerando a estrutura do contador acima, julgue os itens que se
seguem, referentes a contadores.
As saídas do contador ilustrado acima não mudam de estado simultaneamente.
Ano: 2012
Banca:
CESPE / CEBRASPE
Órgão:
ANAC
Prova:
CESPE - 2012 - ANAC - Especialista em Regulação de Aviação Civil - Área 1 |
Q278941
Engenharia Eletrônica
Texto associado
Com relação a conversores A/D e D/A e circuitos multiplex, julgue
os próximos itens.
os próximos itens.
O custo dos conversores A/D é desprezível, comparado ao custo dos conversores D/A, em virtude de os circuitos associados a conversores A/D serem relativamente simples, tais como os circuitos acessíveis mediante multiplex analógico.
Ano: 2012
Banca:
CESPE / CEBRASPE
Órgão:
ANAC
Prova:
CESPE - 2012 - ANAC - Especialista em Regulação de Aviação Civil - Área 1 |
Q278940
Engenharia Eletrônica
Texto associado
Com relação a conversores A/D e D/A e circuitos multiplex, julgue
os próximos itens.
os próximos itens.
Uma das especificações que devem ser consideradas no projeto e na utilização de um conversor A/D consiste na impedância de entrada.
Ano: 2012
Banca:
CESPE / CEBRASPE
Órgão:
TJ-RO
Prova:
CESPE - 2012 - TJ-RO - Analista Judiciário - Engenharia Elétrica |
Q275755
Engenharia Eletrônica
Efetuando-se a minimização do circuito lógico ilustrado acima, obtém-se um circuito equivalente ao de uma porta.
Conheça nossos planos