Questões de Concurso
Sobre eletrônica digital na engenharia eletrônica em engenharia eletrônica
Foram encontradas 975 questões
Q415504
Engenharia Eletrônica
INSTRUÇÃO: Analise o circuito lógico associado para responder à questão.
Assinale a alternativa que apresenta a expressão lógica equivalente ao circuito.
Assinale a alternativa que apresenta a expressão lógica equivalente ao circuito.
Q412062
Engenharia Eletrônica
Na arquitetura TCP/ IP, o processo de Multiplexação/Demultiplexação, ocorre na camada:
Q406495
Engenharia Eletrônica
Ao analisar determinada situação-problema, foi possível construir a tabela da verdade a seguir:
De acordo com essas informações, é correto afirmar que a expressão booleana que representa essa lógica é
De acordo com essas informações, é correto afirmar que a expressão booleana que representa essa lógica é
Q406494
Engenharia Eletrônica
É possível identificar o funcionamento de um flip-flop através de sua tabela-verdade. Acerca desse assunto, é correto afirmar que a tabela-verdade a seguir representa um flip-flop tipo
Q406493
Engenharia Eletrônica
Um recurso da eletrônica digital que viabiliza a montagem de circuitos lógicos é a simplificação das expressões booleanas. Considerando a expressão S = 
após simplificada pelo mapa de Karnaugh de três variáveis, é correto afirmar que ela será equivalente à expressão
após simplificada pelo mapa de Karnaugh de três variáveis, é correto afirmar que ela será equivalente à expressão
Q406491
Engenharia Eletrônica
O circuito integrado NE555 é bastante versátil e muito utilizado em circuitos eletrônicos. Considerando que Vcc = 12 v, RA = 1 k Ω, RB=68 kΩ , C1 = 10 uF, C2 = 100 nF, é correto afirmar que a frequência de saída sob a carga RL será de aproximadamente
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
TJ-SE
Prova:
CESPE - 2014 - TJ-SE - Analista Judiciário - Engenharia Elétrica |
Q405633
Engenharia Eletrônica
Considerando o codificador mostrado na figura acima e sua respectiva tabela verdade, julgue os itens subsequentes.
Caso o referido codificador seja implementado usando apenas lógica combinacional, adotando-se a relação sinal-ruído de quantização como fator de comparação e mantendo-se as mesmas características do sinal de entrada, ele será mais rápido que um conversor A/D equivalente embasado em aproximações sucessivas.
Caso o referido codificador seja implementado usando apenas lógica combinacional, adotando-se a relação sinal-ruído de quantização como fator de comparação e mantendo-se as mesmas características do sinal de entrada, ele será mais rápido que um conversor A/D equivalente embasado em aproximações sucessivas.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
TJ-SE
Prova:
CESPE - 2014 - TJ-SE - Analista Judiciário - Engenharia Elétrica |
Q405632
Engenharia Eletrônica
Considerando o codificador mostrado na figura acima e sua respectiva tabela verdade, julgue os itens subsequentes.
Assumindo que a saída B2 seja o bit mais significativo, um sinal Ve de amplitude 7 V resultará em uma saída representada pelo número 4 no sistema octal.
Assumindo que a saída B2 seja o bit mais significativo, um sinal Ve de amplitude 7 V resultará em uma saída representada pelo número 4 no sistema octal.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
TJ-SE
Prova:
CESPE - 2014 - TJ-SE - Analista Judiciário - Engenharia Elétrica |
Q405631
Engenharia Eletrônica
Considerando o codificador mostrado na figura acima e sua respectiva tabela verdade, julgue os itens subsequentes.
O mencionado codificador consumirá menos energia se for construído com componentes CMOS que se construído com componentes de lógica TTL.
O mencionado codificador consumirá menos energia se for construído com componentes CMOS que se construído com componentes de lógica TTL.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2014 - Polícia Federal - Engenheiro Eletricista |
Q404914
Engenharia Eletrônica
No que se refere às características de circuitos eletrônicos analógicos e digitais, julgue os seguintes itens.
A figura abaixo ilustra um flip-flop JK mestre-escravo, em que J e K são os terminais de entrada; CL é a entrada de clock; R, o terminal de reset; e Q e
são os terminais de saída. O flip-flop obedece à tabela-verdade apresentada, na qual Qn+1e Qn são as saídas após o disparo do clock e antes desse disparo, respectivamente, e o clock é um trem de pulsos com nível adequado de amplitude e período T = 1 ms. Considerando essas informações, é correto afirmar que a saída Q do flip-flop alterna entre os níveis lógicos 1 e 0 a cada 1 ms.
A figura abaixo ilustra um flip-flop JK mestre-escravo, em que J e K são os terminais de entrada; CL é a entrada de clock; R, o terminal de reset; e Q e
são os terminais de saída. O flip-flop obedece à tabela-verdade apresentada, na qual Qn+1e Qn são as saídas após o disparo do clock e antes desse disparo, respectivamente, e o clock é um trem de pulsos com nível adequado de amplitude e período T = 1 ms. Considerando essas informações, é correto afirmar que a saída Q do flip-flop alterna entre os níveis lógicos 1 e 0 a cada 1 ms.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2014 - Polícia Federal - Engenheiro Eletricista |
Q404912
Engenharia Eletrônica
No que se refere às características de circuitos eletrônicos analógicos e digitais, julgue os seguintes itens.
Na polarização de circuitos integrados lógicos das famílias TTL (transistor-transistor logic) e CMOS (complimentary metal-oxide-semiconductor), são geralmente empregadas fontes de tensão contínua de 10 V.
Na polarização de circuitos integrados lógicos das famílias TTL (transistor-transistor logic) e CMOS (complimentary metal-oxide-semiconductor), são geralmente empregadas fontes de tensão contínua de 10 V.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2014 - Polícia Federal - Engenheiro Eletricista |
Q404911
Engenharia Eletrônica
Texto associado
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
Com base nessas informações, julgue os itens subsequentes.
Se, na entrada do conversor A/D, o sinal tiver amplitude de 2 V eficaz e a relação sinal-ruído (SNR) for de 40 dB, então o amplificador terá ganho G igual a 2.000 e a amplitude do ruído será inferior a 10 mV eficaz.
Se, na entrada do conversor A/D, o sinal tiver amplitude de 2 V eficaz e a relação sinal-ruído (SNR) for de 40 dB, então o amplificador terá ganho G igual a 2.000 e a amplitude do ruído será inferior a 10 mV eficaz.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2014 - Polícia Federal - Engenheiro Eletricista |
Q404910
Engenharia Eletrônica
Texto associado
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
Com base nessas informações, julgue os itens subsequentes.
Se a tensão de referência do conversor A/D for Vref = 5 V, então a resolução correspondente será inferior a 2 mV.
Se a tensão de referência do conversor A/D for Vref = 5 V, então a resolução correspondente será inferior a 2 mV.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2014 - Polícia Federal - Engenheiro Eletricista |
Q404909
Engenharia Eletrônica
Texto associado
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
Com base nessas informações, julgue os itens subsequentes.
Para que o conversor A/D não distorça o sinal de entrada, é necessário que a taxa de amostragem mínima seja de 2 × 106 amostras por segundo.
Para que o conversor A/D não distorça o sinal de entrada, é necessário que a taxa de amostragem mínima seja de 2 × 106 amostras por segundo.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2014 - Polícia Federal - Engenheiro Eletricista |
Q404908
Engenharia Eletrônica
Texto associado
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
Com base nessas informações, julgue os itens subsequentes.
Considere que a resposta em frequência da associação entre buffer e amplificador seja máxima e constante na faixa espectral compreendida entre 1 kHz e 500 MHz. Considere, ainda, que a banda passante dessa associação seja ajustável e possa ser selecionada entre dois valores: 200 MHz e 400 MHz. Nessa situação, a SNR será mínima se o valor de 200 MHz for escolhido para a largura de faixa da associação.
Considere que a resposta em frequência da associação entre buffer e amplificador seja máxima e constante na faixa espectral compreendida entre 1 kHz e 500 MHz. Considere, ainda, que a banda passante dessa associação seja ajustável e possa ser selecionada entre dois valores: 200 MHz e 400 MHz. Nessa situação, a SNR será mínima se o valor de 200 MHz for escolhido para a largura de faixa da associação.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
TJ-SE
Prova:
CESPE - 2014 - TJ-SE - Analista Judiciário - Telecomunicações |
Q402922
Engenharia Eletrônica
Acerca de circuitos lógicos, julgue os itens a seguir.
Os circuitos Schmitt-Triggers são utilizados para o acoplamento de dispositivos lentos e dispositivos rápidos. Esses circuitos deixam mais lentas as variações de um sinal rápido, permitindo, assim, o acoplamento de circuitos da família CMOS, mais rápidos, com circuitos da família TTL, geralmente mais lentos
Os circuitos Schmitt-Triggers são utilizados para o acoplamento de dispositivos lentos e dispositivos rápidos. Esses circuitos deixam mais lentas as variações de um sinal rápido, permitindo, assim, o acoplamento de circuitos da família CMOS, mais rápidos, com circuitos da família TTL, geralmente mais lentos
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
TJ-SE
Prova:
CESPE - 2014 - TJ-SE - Analista Judiciário - Telecomunicações |
Q402921
Engenharia Eletrônica
Acerca de circuitos lógicos, julgue os itens a seguir.
Tanto a família TTL (Transistor-Transistor Logic) como a família ECL (Emitter-Coupled Logic) utilizam transistores bipolares em sua construção; no entanto, a família ECL possui maior velocidade de comutação em comparação com a família TTL.
Tanto a família TTL (Transistor-Transistor Logic) como a família ECL (Emitter-Coupled Logic) utilizam transistores bipolares em sua construção; no entanto, a família ECL possui maior velocidade de comutação em comparação com a família TTL.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
TJ-SE
Prova:
CESPE - 2014 - TJ-SE - Analista Judiciário - Telecomunicações |
Q402920
Engenharia Eletrônica
Acerca de circuitos lógicos, julgue os itens a seguir.
Se uma porta lógica possuir fator de carga igual a oito, suportará em sua entrada, sem sofrer danos, uma tensão de até oito vezes o valor da tensão de nível lógico
Se uma porta lógica possuir fator de carga igual a oito, suportará em sua entrada, sem sofrer danos, uma tensão de até oito vezes o valor da tensão de nível lógico
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
TJ-SE
Prova:
CESPE - 2014 - TJ-SE - Analista Judiciário - Telecomunicações |
Q402919
Engenharia Eletrônica
Acerca de circuitos lógicos, julgue os itens a seguir.
O circuito representado na figura abaixo pode ser implementado de maneira mais eficiente utilizando-se apenas uma porta NOT e uma porta AND.
O circuito representado na figura abaixo pode ser implementado de maneira mais eficiente utilizando-se apenas uma porta NOT e uma porta AND.
Q1224231
Engenharia Eletrônica
Com relação a sistemas digitais, julgue o item seguinte.
Biestáveis, ou flip-flops, são elementos básicos dos circuitos sequenciais
Biestáveis, ou flip-flops, são elementos básicos dos circuitos sequenciais
Conheça nossos planos