Considere os estágios abaixo.IF: Instruction fetch.ID: Instr...

Com base no mesmo assunto

Q856021

Ano: 2017 Banca: FCC Órgão: TRF - 5ª REGIÃO Prova: FCC - 2017 - TRF - 5ª REGIÃO - Técnico Judiciário - Informática |

Q856021 Arquitetura de Computadores

Considere os estágios abaixo.

IF: Instruction fetch.

ID: Instruction decode, register fetch.

EX: Execution.

MEM: Memory access.

WB: Register write back.

Tratam-se dos cinco estágios clássicos de

pipeline de instruções em alguns processadores CISC.

controle hardwired microprogramado em processadores CISC.

do processo de deadlock em processadores RISC.

pipeline de instruções em alguns processadores RISC.

operações nos registradores dos processados CISC.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Questões de assuntos semelhantes