Questões de Arquitetura de Computadores para Concurso - Página 8

Q4117759

Ano: 2026 Banca: Avança SP Órgão: Prefeitura de Rio Claro - SP Prova: Avança SP - 2026 - Prefeitura de Rio Claro - SP - Analista de Tecnologia da Informação |

Q4117759 Arquitetura de Computadores

O ideal seria que todos os dados utilizados pelo computador pudessem ser armazenados na memoria cache. Porém, isso é inviabilizado, porque:

A

A memória cache possui custo elevado, em comparação com a memória principal.

B

A memoria principal é mais rápida. Por isso, tem utilização mais proveitosa do que a memoria cache.

C

A memoria cache possui maior capacidade de armazenamento; entretanto é mais lenta do que a memoria principal.

D

A memoria principal ¢ mais útil, já que se situa próxima ao processador para permitir que os dados possam ser acessados com rapidez.

E

A memoria cache é de baixo custo, mas ¢ muito lenta em comparação com a memória principal.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

Q4117758

Ano: 2026 Banca: Avança SP Órgão: Prefeitura de Rio Claro - SP Prova: Avança SP - 2026 - Prefeitura de Rio Claro - SP - Analista de Tecnologia da Informação |

Q4117758 Arquitetura de Computadores

Os computadores podem ser classificados em dois tipos principais: analógicos e digitais. Os computadores digitais se diferenciam dos analógicos principalmente porque:

A

Utilizam-se de eventos elétricos, mecânicos ou hidráulicos para resolver problemas do homem.

B

Representam informações por meio de grandezas físicas contínuas

C

Armazenam e manipulam informações representadas por dígitos 0 e 1.

D

Necessitam de intervenção humana constante para operar.

E

São normalmente criados para uma finalidade especifica, assim como ocorre com a construção de circuitos eletrônicos que implementam sistemas de controle (exemplo: sistemas de segurança, sistemas de controle de nível).

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

Q4117757

Ano: 2026 Banca: Avança SP Órgão: Prefeitura de Rio Claro - SP Prova: Avança SP - 2026 - Prefeitura de Rio Claro - SP - Analista de Tecnologia da Informação |

Q4117757 Arquitetura de Computadores

Sobre a interligação dos componentes de um computador, é correto afirmar que o barramento de endereços:

A

é usado pelo processador para ler ou escrever os dados.

B

ao contrário dos outros barramentos, é bidirecional (os dados podem fluir do processador para um dispositivo, no caso de uma escrita, ou no sentido oposto, no caso de uma leitura).

C

é constituído pelos sinais que controlam o acesso do processador à memória e periféricos.

D

ao contrário dos outros tipos de barramentos, é constituído por 32 bits.

E

permite indicar qual dos dispositivos o processador precisa acessar €, se esse dispositivo for constituído por várias células individuais, qual a célula pretendida.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

Q4117755

Ano: 2026 Banca: Avança SP Órgão: Prefeitura de Rio Claro - SP Prova: Avança SP - 2026 - Prefeitura de Rio Claro - SP - Analista de Tecnologia da Informação |

Q4117755 Arquitetura de Computadores

Acerca da manutenção de equipamentos de informática, analise o texto disposto abaixo:
Antes de iniciar o processo de fixação da no chassi do gabinete, tome algumas precauções e cuidados. Ao retirá-la da embalagem, manipule-a somente pelas suas laterais, isto é, pegue-a pelas bordas e jamais toque nos terminais dos circuitos integrados, trilhas, terminais e nos contatos metálicos dos conectores integrados a este equipamento.
É correto afirmar que o termo a inserir na lacuna do texto precedente é:

A

fonte ATX

B

placa de vídeo integrada

C

placa-mãe

D

fonte alimentadora de energia

E

placa de rede integrada

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

Q4100891

Ano: 2026 Banca: CPCON Órgão: Prefeitura de Itabaiana - PB Prova: CPCON - 2026 - Prefeitura de Itabaiana - PB - Professor de Informática |

Q4100891 Arquitetura de Computadores

A RAM (Random Access Memory) é um tipo de memória utilizada pelo computador para armazenar temporariamente dados e programas que estão sendo carregados ativamente durante a operação do sistema operacional. Diferentemente de dispositivos de armazenamento permanente, como discos rígidos ou SSDs (Solid State Drive), a RAM permite que o processador acesse rapidamente as informações necessárias para executar tarefas, como abrir programas, editar arquivos ou navegar na internet.

Considerando os cenários a seguir, em qual deles está ocorrendo insuficiência de memória RAM?

A

Ao ligar o computador da secretaria da escola, o professor de informática percebeu que o computador não estava conseguindo carregar o sistema operacional corretamente e apresentava mensagens de arquivos corrompidos na tela, impedindo a inicialização adequada do sistema operacional.

B

Durante o uso do sistema de controle acadêmico da escola, o professor de informática iniciou um programa de análise de dados que realizava cálculos complexos sobre milhares de históricos dos alunos no computador da secretaria. Mesmo abrindo apenas esse único programa, ele notou que o computador começou a responder lentamente, e algumas operações demoravam vários minutos para serem concluídas, mesmo com outros programas fechados.

C

Ao navegar nas páginas do sistema de controle acadêmico, o professor de informática tentou acessar os registros dos alunos armazenados no servidor de aplicação remoto da escola. Mesmo com o computador funcionando normalmente e demais programas fechados, ele notou que as páginas do sistema demoravam para carregar, os arquivos demoravam para fazer download e algumas funcionalidades do sistema apresentavam travamentos atípicos.

D

Durante o uso do computador da secretaria da escola, o professor de informática percebeu que o computador começou a desligar sozinho ou reiniciar inesperadamente, especialmente quando programas de processamento pesado eram executados ou vários dispositivos estavam em uso ao mesmo tempo.

E

Ao navegar nas páginas do sistema de controle acadêmico da escola, o professor de informática percebeu que o computador da secretaria ficava lento quando diversos programas eram abertos ao mesmo tempo.

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

Q4098368

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Teoria da Computação |

Q4098368 Arquitetura de Computadores

Um Professor do IFCE orienta os estudantes a analisar a memória de um programa em tempo de execução, destacando suas principais áreas: Pilha (Stack), Heap, Área de Dados e Área de Código. Ele explica que, na Área de Dados, há uma subdivisão que distingue variáveis inicializadas daquelas que não recebem valor antes da execução. Diante dessa explicação, o professor solicita que os alunos indiquem qual subseção da Área de Dados armazena variáveis globais e estáticas não inicializadas. Nesse caso, os alunos devem indicar qual das seguintes?

A

Stack segment.

B

Heap segment.

C

Text segment.

D

BSS segment.

E

Data segment inicializado.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

Q4098356

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Teoria da Computação |

Q4098356 Arquitetura de Computadores

Em compiladores, a otimização de código busca melhorar o desempenho do programa sem alterar seu resultado. Entre as técnicas de otimização de tempo, uma delas consiste em expandir o corpo do laço para reduzir o overhead de controle das iterações. Como se denomina essa técnica?

A

Loop fusion.

B

Inline functions.

C

Cache blocking.

D

Loop unrolling.

E

Instruction peeling.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Q4094355

Ano: 2026 Banca: IDCAP Órgão: Prefeitura de Águia Branca - ES Prova: IDCAP - 2026 - Prefeitura de Águia Branca - ES - Arquiteto |

Q4094355 Arquitetura de Computadores

Analise as afirmativas a seguir sobre o funcionamento de um computador, seus componentes e conceitos básicos de hardware e software:

I. O barramento é um conjunto de linhas de comunicação que interconecta CPU, memória e dispositivos periféricos, permitindo troca de dados, endereços e sinais de controle; seu desempenho impacta diretamente na velocidade de processamento.

II. A memória ROM (Read-Only Memory), por ser apenas de leitura, é utilizada para armazenar o sistema operacional em execução no computador, o qual é carregado diretamente da ROM sempre que o computador é ligado.

III. Dispositivos como teclado e mouse são classificados exclusivamente como dispositivos de saída de dados, pois não recebem instruções diretas do processador para apresentar informações ao usuário.

IV. Um driver de dispositivo é um tipo de software que atua como intermediário entre o sistema operacional e o hardware, traduzindo comandos de alto nível em instruções que o dispositivo físico consegue interpretar.

V. Software de sistema inclui programas que gerenciam recursos do computador (como memória, processos e dispositivos), enquanto software aplicativo inclui programas voltados ao atendimento direto de tarefas do usuário final, como editores de texto e planilhas eletrônicas.

Assinale a alternativa correta:

A

Apenas as afirmativas II, III, IV e V são verdadeiras.

B

Apenas as afirmativas I, IV e V são verdadeiras.

C

As afirmativas I, II, III, IV e V são verdadeiras.

D

Apenas as afirmativas I, II e V são verdadeiras.

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

Q4094179

Ano: 2026 Banca: CPCON Órgão: Prefeitura de Itabaiana - PB Prova: CPCON - 2026 - Prefeitura de Itabaiana - PB - Técnico em Suporte de TI |

Q4094179 Arquitetura de Computadores

Um usuário precisa montar uma estação de trabalho voltada para edição de vídeo em 4K e renderização 3D. Considerando esses pré-requisitos, é CORRETO afirmar que o principal componente mais diretamente responsável pelos cálculos gráficos e processo de renderização é denominado:

A

placa-mãe.

B

placa de vídeo

C

memória RAM.

D

fonte de alimentação.

E

gabinete com bom sistema de refrigeração.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

Q4094177

Ano: 2026 Banca: CPCON Órgão: Prefeitura de Itabaiana - PB Prova: CPCON - 2026 - Prefeitura de Itabaiana - PB - Técnico em Suporte de TI |

Q4094177 Arquitetura de Computadores

O conector de energia obrigatório e principal de uma fonte de alimentação para a placa-mãe de um computador, fornecendo as tensões necessárias para seu funcionamento, é denominado:

A

conector 24 pinos (ou 20 + 4 pinos).

B

conector 8 pinos (ou 4 + 4).

C

conector 30 pinos (ou 15 + 15).

D

conector SATA de 15 pinos.

E

conector molex.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Q4093069

Ano: 2026 Banca: CPCON Órgão: Prefeitura de Itabaiana - PB Prova: CPCON - 2026 - Prefeitura de Itabaiana - PB - Analista de Redes e Comunicação de Dados |

Q4093069 Arquitetura de Computadores

Em arquiteturas de Data Centers, é CORRETO afirmar que a redundância de hardware e de caminhos de rede é implementada com o Data Centers hardware intuito de:

A

neutralizar o impacto operacional decorrente de falhas em componentes individuais.

B

garantir que a latência da rede seja reduzida a zero em qualquer condição de carga.

C

tornar obsoleta a execução de testes periódicos de failover e contingência.

D

simplificar a configuração de protocolos de roteamento dinâmico como OSPF (Open Shortest Path First) ou BGP (Border Gateway Protocol).

E

permitir a substituição definitiva de backups de dados por espelhamento de tráfego.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

Q4091014

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4091014 Arquitetura de Computadores

Qual efeito a arquitetura RISC apresenta sobre a densidade de código do programa compilado em comparação ao CISC?

A

Gera executáveis menores devido à simplicidade.

B

Mantém o tamanho idêntico devido ao compilador.

C

Reduz o código eliminando endereços de memória.

D

Otimiza o espaço removendo instruções de salto.

E

Gera executáveis maiores devido à quantidade de instruções.

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

Q4091013

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4091013 Arquitetura de Computadores

Um engenheiro de hardware aumentou a frequência de operação de um novo processador fracionando o ciclo de instrução em 35 estágios de curtíssima duração. Embora o clock tenha dobrado, os testes de benchmark revelaram que o desempenho despenca em programas com muitos desvios condicionais, devido ao alto custo em ciclos para limpar e recarregar a esteira quando a predição de desvio falha. Assinale a alternativa que apresenta a classificação arquitetural correta para esse processador.

A

Processador Superescalar.

B

Processador Superpipeline.

C

Arquitetura VLIW.

D

Multithreading Simultâneo.

E

Processador Vetorial.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Q4091012

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4091012 Arquitetura de Computadores

Durante a otimização de um algoritmo de criptografia em um processador superescalar capaz de despachar quatro instruções por ciclo de clock, identifica-se que um bloco específico de código atinge apenas 1,0 instrução por ciclo (IPC). A análise do assembly revela uma cadeia em que o registrador de destino de uma instrução é invariavelmente usado como operando fonte da instrução imediatamente seguinte. Qual é a barreira técnica que impede o hardware de despachar múltiplas instruções simultaneamente nesse cenário?

A

Dependência Verdadeira de Dados.

B

Conflito Estrutural de Unidades.

C

Falha na Predição de Desvios.

D

Dependência de Saída ou WAW.

E

Latência de Memória Cache L1.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

Q4091011

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4091011 Arquitetura de Computadores

Considere que você está liderando o projeto de um novo microprocessador de baixo consumo energético destinado a sistemas embarcados de processamento de imagem. Para economizar área de silício e reduzir a dissipação térmica, sua equipe de arquitetura decidiu remover as unidades de hardware complexas responsáveis pela detecção dinâmica de dependências de dados e pelo reordenamento de instruções fora de ordem (out of order). Para compensar essa simplificação e manter o alto desempenho, toda a responsabilidade de identificar o paralelismo e agrupar operações independentes foi transferida para o compilador, que deve gerar uma única instrução larga contendo múltiplos campos de operação para serem executados simultaneamente pelas unidades funcionais. Qual é a classificação arquitetural correta para esse processador?

A

Processador Superescalar.

B

Very Long Instruction Word.

C

Arquitetura de Fluxo de Dados.

D

Single Instruction Multiple Data.

E

Processador Vetorial.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

Q4091010

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4091010 Arquitetura de Computadores

Diferentemente dos multiprocessadores que compartilham a memória física, os multicomputadores são sistemas compostos por nós independentes, em que cada processador possui sua própria memória local privada. Tendo isso em vista, assinale a alternativa que apresenta o método exclusivo utilizado para a comunicação e transferência de dados entre os processadores nessa arquitetura.

A

Acesso Direto à Memória (DMA).

B

Variáveis Globais.

C

Troca de Mensagens.

D

Coerência de Cache.

E

Memória Virtual Compartilhada.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

Q4091009

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4091009 Arquitetura de Computadores

Um engenheiro de desempenho em uma empresa de computação de alto rendimento está otimizando um algoritmo paralelo em um servidor com arquitetura multiprocessada SMP (Symmetric Multi Processing). Durante o perfilamento da aplicação, ele nota que, embora duas threads estejam escrevendo em variáveis globais completamente distintas e independentes (sem dependência de dados), o desempenho do sistema está degradado devido a um excessivo tráfego de invalidação no barramento de coerência de cache. A análise de memória mostra que essas variáveis independentes foram alocadas em endereços contíguos que cabem dentro do mesmo bloco de 64 bytes. Qual é o nome técnico do fenômeno arquitetural que está causando essa perda de desempenho por invalidação desnecessária da linha de cache inteira?

A

Compartilhamento Falso (False Sharing).

B

Condição de Corrida (Race Condition).

C

Thrashing de TLB.

D

Dependência de Leitura após Escrita (RAW).

E

Inanição de Barramento (Bus Starvation).

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

Q4091005

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4091005 Arquitetura de Computadores

Em arquiteturas de processadores modernas, o mecanismo de tratamento de desvios de fluxo diferencia eventos internos síncronos de sinais externos assíncronos para definir o ponto de retomada da execução. Ao comparar o tratamento de uma exceção do tipo Falta (Fault), como uma falta de página na memória virtual, com uma Interrupção de hardware vinda de um controlador de rede, qual é a diferença técnica fundamental no valor do endereço de retorno salvo pelo processador?

A

A Falta salva o endereço da instrução seguinte à atual para evitar loops infinitos, enquanto a Interrupção salva o endereço da instrução corrente.

B

A Interrupção descarta o endereço de retorno, exigindo reinício do processo, enquanto a Falta salva o endereço da instrução que causou o erro.

C

A Falta salva o endereço da própria instrução que gerou o evento para permitir sua reexecução após a correção, enquanto a Interrupção salva o endereço da próxima instrução que seria executada.

D

Ambos os eventos salvam o endereço da próxima instrução, pois o pipeline de execução completa sempre o ciclo atual antes de desviar o fluxo para o manipulador do sistema operacional.

E

A Interrupção salva o endereço da instrução atual para repetir o acesso ao barramento, enquanto a Falta salva o endereço do vetor de exceção para consulta futura.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

Q4091004

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4091004 Arquitetura de Computadores

No projeto de arquiteturas de conjunto de instruções, a escolha entre formatos de instrução de tamanho fixo e de tamanho variável exerce influência direta sobre a complexidade da implementação do hardware. Considerando o contexto de processadores modernos com execução em pipeline e capacidades superescalares, qual é a principal vantagem arquitetural decorrente da adoção de um formato de instrução de tamanho fixo em detrimento do formato de tamanho variável?

A

Reduz o tamanho final do código binário ao permitir a compressão automática de opcodes pouco utilizados.

B

Simplifica o estágio de decodificação e permite a identificação imediata dos limites de múltiplas instruções para busca paralela.

C

Possibilita a inclusão de uma quantidade ilimitada de operandos de memória em uma única instrução de máquina.

D

Elimina a latência de acesso à memória cache de instruções por dispensar o alinhamento de endereços de memória.

E

Aumenta a densidade do código, permitindo que instruções complexas sejam codificadas em menos bits do que instruções simples.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

Q4091003

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4091003 Arquitetura de Computadores

Você atua como engenheiro de sistemas em um projeto de compiladores para uma nova arquitetura de processadores CISC. Durante a fase de otimização da geração de código para estruturas de dados compostas (structs) da linguagem C, você identifica um padrão ineficiente: para ler um campo específico de uma struct, o compilador está gerando duas instruções, sendo a primeira uma soma aritmética para calcular o endereço físico do campo e a segunda a instrução de carga propriamente dita. Para reduzir o tamanho do código e os ciclos de clock, você deve alterar o backend do compilador para utilizar um modo de endereçamento que permita acessar o campo diretamente, somando o endereço inicial da struct (armazenado em um registrador) com a posição fixa do campo (constante), tudo em uma única instrução de máquina. O modo de endereçamento que você deve selecionar para essa implementação é o

A

imediato.

B

indireto via registrador.

C

indexado escalonado.

D

base mais deslocamento.

E

direto absoluto.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

Questões de Concurso Sobre arquitetura de computadores

Foram encontradas 7.897 questões