Questões de Concurso Sobre arquitetura de computadores
Foram encontradas 8.020 questões
Ano: 2012
Banca:
CESGRANRIO
Órgão:
LIQUIGÁS
Prova:
CESGRANRIO - 2012 - LIQUIGÁS - Profissional Júnior - Administração de Banco de Dados |
Q482781
Arquitetura de Computadores
Uma questão importante quanto ao gerenciamento da memória principal de um computador é o gerenciamento do espaço de endereços dos processos.
Considerando que cada posição endereçável da memória consiste em 1 byte, um endereço de memória de 32 bits permite endereçar uma memória de
Considerando que cada posição endereçável da memória consiste em 1 byte, um endereço de memória de 32 bits permite endereçar uma memória de
Ano: 2012
Banca:
CESGRANRIO
Órgão:
LIQUIGÁS
Prova:
CESGRANRIO - 2012 - LIQUIGÁS - Profissional Júnior - Administração de Banco de Dados |
Q482775
Arquitetura de Computadores
Uma organização que utiliza um barramento de serviços corporativos deve utilizar como infraestrutura uma arquitetura orientada a serviços.
PORQUE
O propósito de um barramento de serviços corporativos é fornecer interoperabilidade juntamente com serviços adicionais, tais como segurança e monitoramento.
Analisando-se as afirmações acima, conclui-se que
PORQUE
O propósito de um barramento de serviços corporativos é fornecer interoperabilidade juntamente com serviços adicionais, tais como segurança e monitoramento.
Analisando-se as afirmações acima, conclui-se que
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Caixa
Prova:
CESGRANRIO - 2012 - Caixa - Técnico Bancário - Tecnologia da Informação |
Q481233
Arquitetura de Computadores
Qual é a taxa máxima de transferência, em MB/s, da interface de barramento SATA (Advanced Technology Attachment) 2.0?
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Caixa
Prova:
CESGRANRIO - 2012 - Caixa - Técnico Bancário - Tecnologia da Informação |
Q481231
Arquitetura de Computadores
Dentre as técnicas de endereçamento usadas pelas unidades centrais de processamento (CPU) encontradas no mercado, NÃO se inclui a de endereçamento
Ano: 2012
Banca:
CESGRANRIO
Órgão:
LIQUIGÁS
Prova:
CESGRANRIO - 2012 - LIQUIGAS - Profissional Júnior - Desenvolvimento de Aplicações |
Q476287
Arquitetura de Computadores
Um processador hipotético tem dois registradores de uso geral X e Y, ambos de 8 bits. As instruções desse processador têm um formato de tamanho fixo de 32 bits, dos quais os 8 mais significativos, ou seja, os primeiros lidos da memória durante a busca, são utilizados para o OpCode e os 24 restantes para operandos. Uma das operações desse processador, cujo OpCode é igual a 10110100, utiliza dois operandos: o primeiro é imediato de 8 bits e o segundo utiliza os 16 bits restantes para um endereçamento direto. O resultado da execução dessa operação é colocar a soma dos dois operandos no registrador X. Os operandos são inteiros de 8 bits e utiliza-se o complemento a 2.
Considere que a próxima instrução a ser executada está no endereço 00A1. O conteúdo da memória, nesse instante, está ilustrado na Figura. Como resultado da operação, o registrador X conterá o valor, em base decimal, de
Ano: 2012
Banca:
CESGRANRIO
Órgão:
LIQUIGÁS
Prova:
CESGRANRIO - 2012 - LIQUIGAS - Profissional Júnior - Desenvolvimento de Aplicações |
Q476278
Arquitetura de Computadores
Há diversas formas pelas quais um sistema computacional pode tratar os eventos de entrada e saída (E/S). O esquema no qual a Unidade Central de Processamento (UCP) fica ocupada em um laço de repetição (loop) à espera do término de uma operação de E/S é conhecido como esquema de
Ano: 2012
Banca:
CESGRANRIO
Órgão:
LIQUIGÁS
Prova:
CESGRANRIO - 2012 - LIQUIGAS - Profissional Júnior - Desenvolvimento de Aplicações |
Q476277
Arquitetura de Computadores
O projeto da memória de um sistema computacional leva em consideração três aspectos essenciais: a quantidade de armazenamento, a rapidez no acesso e o preço por bit de armazenamento. Uma correta ordenação dos tipos de memória, partindo do nível mais alto para o mais baixo da hierarquia é
Ano: 2012
Banca:
CESGRANRIO
Órgão:
LIQUIGÁS
Prova:
CESGRANRIO - 2012 - LIQUIGAS - Profissional Júnior - Desenvolvimento de Aplicações |
Q476275
Arquitetura de Computadores
Em um microprocessador hipotético, no qual utiliza-se a representação em complemento a 2, encontra-se uma Unidade Lógica-Aritmética (ULA) capaz de somar e subtrair inteiros de 16 bits fornecendo como resultado um inteiro de 16 bits. A ULA tem dois registros internos para operandos de entrada (ALUx e ALUy) e um registro interno de saída (ALUz), todos de 16 bits. A ULA também atualiza, para cada operação realizada, um registro de 4 bits de FLAGS que inclui:
• 1 bit de overflow (V)
• 1 bit de carry (C)
• 1 bit indicativo de resultado negativo (N) (1 caso o resultado da última operação tenha sido < 0)
• 1 bit indicativo de resultado zero (Z) (1 caso o resultado da última operação tenha sido = 0)
O registro de FLAGS tem, como bit mais significativo, V, seguido pelo C, N e Z. Em um determinado instante, os valores em hexadecimal armazenados em ALUx e ALUy são, respectivamente A000 e 804A. Nesse momento, a Unidade de Controle (UC) do processador envia um sinal de controle acionando a operação de soma da ULA.
Como resultado, o registro de FLAGS conterá, em binários, o valor
• 1 bit de overflow (V)
• 1 bit de carry (C)
• 1 bit indicativo de resultado negativo (N) (1 caso o resultado da última operação tenha sido < 0)
• 1 bit indicativo de resultado zero (Z) (1 caso o resultado da última operação tenha sido = 0)
O registro de FLAGS tem, como bit mais significativo, V, seguido pelo C, N e Z. Em um determinado instante, os valores em hexadecimal armazenados em ALUx e ALUy são, respectivamente A000 e 804A. Nesse momento, a Unidade de Controle (UC) do processador envia um sinal de controle acionando a operação de soma da ULA.
Como resultado, o registro de FLAGS conterá, em binários, o valor
Ano: 2012
Banca:
CESGRANRIO
Órgão:
LIQUIGÁS
Prova:
CESGRANRIO - 2012 - LIQUIGAS - Profissional Júnior - Desenvolvimento de Aplicações |
Q476274
Arquitetura de Computadores
Em um determinado sistema computacional, números inteiros são representados com 16 bits e complemento a 2. A operação de subtração representada por 40B1 – 40EA, na qual os números estão representados em hexadecimal, tem como resultado, em base decimal, o número
Ano: 2012
Banca:
CESGRANRIO
Órgão:
LIQUIGÁS
Prova:
CESGRANRIO - 2012 - LIQUIGAS - Profissional Júnior - Desenvolvimento de Aplicações |
Q476273
Arquitetura de Computadores
Em um determinado sistema que utiliza paginação de memória, endereços lógicos foram projetados com 16 bits, dos quais os 4 mais significativos indicam uma entrada na tabela de páginas. Nesse sistema existe um registrador especial que contém o endereço do início da tabela de páginas, que está armazenada na memória e contém 16 entradas, cada uma com 8 bits. Em cada entrada dessa tabela de páginas, os quatro bits mais significativos (os da esquerda) são bits de controle e os quatro restantes correspondem aos 4 bits mais significativos do endereço da página física de memória. Considere que o conteúdo da memória e do registrador do início (base) da tabela de páginas é o da figura, na qual todos os valores encontram-se representados em hexadecimal.
Um acesso de leitura ao endereço lógico B80A retornará, em hexadecimal, o valor
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Chesf
Prova:
CESGRANRIO - 2012 - Chesf - Profissional de Nível Superior - Eletrônica ou Telecomunicações |
Q457406
Arquitetura de Computadores
Texto associado
O programa descrito a seguir foi executado em um microprocessador com arquitetura x86 de 32 bits:
Dessa forma, ao final da execução do programa acima, o conteúdo do registrador AX, em formato hexadecimal, é dado por
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Chesf
Prova:
CESGRANRIO - 2012 - Chesf - Profissional de Nível Superior - Eletrônica ou Telecomunicações |
Q457405
Arquitetura de Computadores
Texto associado
A memória cache de um microprocessador possui capacidade de 512 Kbytes e está organizada em 8.192 linhas de 64 bytes cada uma, conforme mostrado na figura.
Quando o processador precisa acessar um byte na memória RAM, armazenado na faixa de endereços que vai de 000000h até 07FFFFh, o controlador do cache verifica se o dado do endereço desejado está copiado em alguma das linhas da memória cache na faixa de 0000h até 0003h. Caso o dado desejado esteja copiado em alguma linha dessa faixa, o dado é lido diretamente da memória cache, evitando o acesso à memória RAM dinâmica. Caso o dado desejado não esteja copiado em alguma das linhas da memória cache na faixa de 0000h até 0003h, então o controlador de cache deve copiar a linha inteira de 64 bytes da memória RAM, que contém o byte desejado para uma das linhas de memória cache na faixa de 0000h até 0003h, pois é grande a probabilidade de o microprocessador futuramente necessitar acessar outro dado armazenado nessa mesma linha.
Com base na descrição acima, conclui-se que o microprocessador em questão emprega um mapeamento de cache denominado
Com base na descrição acima, conclui-se que o microprocessador em questão emprega um mapeamento de cache denominado
Ano: 2012
Banca:
PR-4 UFRJ
Órgão:
UFRJ
Prova:
PR-4 UFRJ - 2012 - UFRJ - Técnico de Tecnologia da Informação - Desenvolvimento |
Q446650
Arquitetura de Computadores
Com relação ao tema “arquitetura de computadores”, a opção correta em relação às afirmativas a seguir é:
I - A Unidade de Lógica e Aritmética é quem executa as operações matemáticas com os dados.Dentre as operações executadas destacam-se: soma, subtração e deslocamentos à esquerda à direita.
II - O relógio do sistema é um dispositivo gerador de pulsos. A quantidade de pulsos por segundo se denomina período. Essa quantidade de pulsos é utilizada para definir a velocidade da Unidade Central de Processamento.
III - O barramento de um sistema de computação é o elemento que permite a interligação dos demais componentes do computador. Ele conduz dados, endereços e sinais de controle de modo assíncrono.
I - A Unidade de Lógica e Aritmética é quem executa as operações matemáticas com os dados.Dentre as operações executadas destacam-se: soma, subtração e deslocamentos à esquerda à direita.
II - O relógio do sistema é um dispositivo gerador de pulsos. A quantidade de pulsos por segundo se denomina período. Essa quantidade de pulsos é utilizada para definir a velocidade da Unidade Central de Processamento.
III - O barramento de um sistema de computação é o elemento que permite a interligação dos demais componentes do computador. Ele conduz dados, endereços e sinais de controle de modo assíncrono.
Ano: 2012
Banca:
PR-4 UFRJ
Órgão:
UFRJ
Prova:
PR-4 UFRJ - 2012 - UFRJ - Técnico de Tecnologia da Informação - Suporte de Software, Redes e Hardware |
Q446560
Arquitetura de Computadores
Com relação às tecnologias e aos conceitos de armazenamento de dados, podemos dizer que a tecnologia iSCSI:
Ano: 2012
Banca:
PR-4 UFRJ
Órgão:
UFRJ
Prova:
PR-4 UFRJ - 2012 - UFRJ - Técnico de Tecnologia da Informação - Suporte de Software, Redes e Hardware |
Q446544
Arquitetura de Computadores
Numa CPU típica os registradores cumprem importante papel no controle e processamento das instruções. O Contador de Programa ou Program Counter (PC) é um registrador que:
Ano: 2012
Banca:
FMP Concursos
Órgão:
PROCEMPA
Provas:
FMP Concursos - 2012 - PROCEMPA - Analista de Infraestrutura Computacional
|
FMP Concursos - 2012 - PROCEMPA - Analista de Programação de Sistemas Informatizados e Georeferenciados |
Q443311
Arquitetura de Computadores
A arquitetura IBM System z tem diversas características de vanguarda que proporciona aos mainframes dessa arquitetura muitas vantagens. Qual das características a seguir NÃO é uma dessas características?
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2012 - Petrobras - Engenheiro de Equipamento Júnior - Eletrônica-2012 |
Q431366
Arquitetura de Computadores
O processamento de interrupções dentro de um processador oferece suporte ao sistema operacional, pois permite que um programa de aplicação seja suspenso
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2012 - Petrobras - Engenheiro de Equipamento Júnior - Eletrônica-2012 |
Q431365
Arquitetura de Computadores
Os dois aspectos mais importantes da aritmética computacional dizem respeito ao modo como os números são representados e aos algoritmos usados para as operações aritméticas básicas. Para a representação e aritmética de números de ponto flutuante, o IEEE definiu o padrão 754, revisado pelo padrão IEEE 754-2008.
Os formatos básicos definidos por essa revisão, identificados pelas suas bases numéricas e pelo número de bits usados em suas codificações para intercâmbio, são:
Os formatos básicos definidos por essa revisão, identificados pelas suas bases numéricas e pelo número de bits usados em suas codificações para intercâmbio, são:
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2012 - Petrobras - Técnico de Informática Júnior-2012 |
Q429730
Arquitetura de Computadores
Uma aplicação está instalada em um computador sequencial de um único processador, que é capaz de executar cada instrução em tempo x. Esse computador será substituido por um novo, também sequencial e de processador único, capaz de realizar cada instrução em tempo y. Dadas as incompatibilidades entre os dois computadores, a aplicação será executada na máquina nova a partir de um emulador do computador antigo. O emulador introduz um retardo percentual de z na realização de cada instrução na nova máquina.
A relação entre tempo de execução da aplicação na nova máquina e tempo de execução na máquina anterior será
A relação entre tempo de execução da aplicação na nova máquina e tempo de execução na máquina anterior será
Ano: 2012
Banca:
CESGRANRIO
Órgão:
Petrobras
Prova:
CESGRANRIO - 2012 - Petrobras - Técnico de Informática Júnior-2012 |
Q429729
Arquitetura de Computadores
Para saber a quantidade máxima de memória com a qual um processador será capaz de trabalhar, é necessário que o técnico de informática verifique, dentre outras coisas, o(a)
Conheça nossos planos