Questões de Arquitetura de Computadores - Processamento Paralelo para Concurso

Q4256883

Ano: 2026 Banca: FEPESE Órgão: Prefeitura de Brusque - SC Prova: FEPESE - 2026 - Prefeitura de Brusque - SC - Analista de Informática |

Q4256883 Arquitetura de Computadores

Identifique abaixo as afirmativas verdadeiras ( V ) e falsas ( F ) sobre sistemas de memória e arquiteturas de multiprocessamento.
( ) Na arquitetura UMA (Uniform Memory Access), todos os processadores compartilham a memória física de forma centralizada, e o tempo de acesso a qualquer posição de memória é o mesmo para todos os processadores.
( ) Na arquitetura NUMA (Non-Uniform Memory Access), a memória principal é fisicamente distribuída entre os nós de processamento, de modo que o acesso à memória local de um nó é mais rápido do que o acesso à memória remota.
( ) A memória cache L1, por estar localizada fisicamente fora do chip do processador, apresenta maior latência e maior capacidade de armazenamento em comparação com a memória principal (RAM).
( ) A memória secundária é caracterizada por ser volátil, exigindo alimentação elétrica contínua para manter os dados armazenados após o desligamento do sistema computacional.
( ) Em sistemas NUMA, a escalabilidade é geralmente superior à dos sistemas UMA tradicionais, pois o barramento de memória não se torna um gargalo tão rapidamente à medida que mais processadores são adicionados.
Assinale a alternativa que indica a sequência correta, de cima para baixo.

A

V • V • V • F • F

B

V • V • F • F • V

C

V • F • V • F • V

D

F • V • F • V • F

E

F • F • V • V • F

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

Q4234701

Ano: 2026 Banca: FCC Órgão: TJ-CE Prova: FCC - 2026 - TJ-CE - Analista Judiciário - Área Técnico Administrativa - Especialidade: Infraestrutura de Tecnologia da Informação |

Q4234701 Arquitetura de Computadores

Um servidor multiprocessado executa aplicações intensivas em memória e possui múltiplos sockets, cada um com acesso preferencial a um subconjunto da memória principal. Após aumento da carga e redistribuição de threads, observou-se variação de latência no acesso à memória, especialmente quando threads acessam dados fora de seu domínio preferencial. Esse comportamento é explicado por

A

uso intensivo de paginação em disco provocado pela migração de páginas entre memória principal e armazenamento secundário.

B

redistribuição automática de dados entre diferentes níveis de cache para balanceamento de carga entre núcleos de processamento.

C

ciferenca de latência entre acessos à memória local e remota em arquiteturas multiprocessadas com segmentação de memoria por socket

D

impacto da utilização de dispositivos aplicados ao armazenamento de baixa latência no acesso ao cache interno do processador.

E

limitações do barramento de comunicação entre níveis de cache e memória principal em arquiteturas multithread com alto paralelismo.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

Q4217514

Ano: 2026 Banca: FGV Órgão: MPE-ES Prova: FGV - 2026 - MPE-ES - Agente Especializado - Analista de Infraestrutura |

Q4217514 Arquitetura de Computadores

Uma aplicação de processamento de dados executada em um único servidor leva cerca de 180 minutos para processar uma tarefa.
Após análise, foi verificado que 80% do processamento pode ser dividido em tarefas independentes e distribuído igualmente entre 4 nós de um cluster, por meio de um balanceador de carga. Os 20% restantes correspondem a etapas sequenciais, que não podem ser paralelizadas. Além disso, a coordenação entre os nós acrescenta um overhead fixo de 2 minutos ao tempo total final de processamento.
Considerando essas informações, o novo tempo aproximado de processamento para essa tarefa será de

A

30 minutos.

B

47 minutos.

C

56 minutos.

D

74 minutos.

E

110 minutos.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

Q4186032

Ano: 2026 Banca: CIAAR Órgão: CIAAR Prova: CIAAR - 2026 - CIAAR - Engenharia da Computação |

Q4186032 Arquitetura de Computadores

Sobre a plataforma de computação paralela CUDA (NVIDIA), assinale a afirmativa correta.

A

Em CUDA, um kernel é uma função definida pelo programador que é executada em paralelo por múltiplos threads na GPU, sendo invocada a partir do código em execução no host (CPU).

B

Em CUDA, cada bloco de threads é automaticamente dividido e executado simultaneamente em múltiplos multiprocessadores de streaming (MS) da GPU.

C

O termo warp em arquiteturas CUDA refere-se a conjuntos de 512 threads que são emitidos e despachados como unidade pelo escalonador.

D

Em CUDA, todos os acessos à memória global são automaticamente convertidos em acessos à memória compartilhada, sem necessidade de intervenção do programador.

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

Q4186031

Ano: 2026 Banca: CIAAR Órgão: CIAAR Prova: CIAAR - 2026 - CIAAR - Engenharia da Computação |

Q4186031 Arquitetura de Computadores

Com relação às características e ao funcionamento da Unidade de Processamento Gráfico (GPU), é incorreto afirmar que:

A

GPUs dependem principalmente de grandes caches L1 e L2 para ocultar latência de memória e manter alto desempenho, pois sua estratégia central de projeto é maximizar a taxa de acertos em cache.

B

GPUs são projetadas como arquiteturas SIMD massivamente paralelas, otimizadas para executar muitas operações de ponto flutuante em paralelo; por isso alcançam níveis de FLOPs por segundo muito maiores que CPUs para cargas altamente paralelizáveis.

C

GPUs escondem a latência de memória mantendo um grande número de threads/warps ativos (over-subscription): ao agendar muitos threads, a GPU mantém os ALUs ocupados enquanto uns aguardam acesso à memória.

D

o uso de GPUs como coprocessadores (GPGPU) é mais vantajoso quando partes relevantes do programa são altamente paralelizáveis.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Q4162721

Ano: 2026 Banca: Marinha Órgão: MARINHA Prova: Marinha - 2026 - MARINHA - Professor EBTT - Oceanografia Física |

Q4162721 Oceanografia Geológica

Com relação aos veículos autônomos conhecidos como Gliders, assinale a opção correta.

A

São veículos equipados com propulsores, que ciclicamente alteram sua flutuabilidade, mergulhando até determinado nível de profundidade e posteriormente retornando à superfície.

B

Em vista de seu alto consumo de energia, gliders não podem deslocar-se por grandes distâncias ou muitos meses.

C

A cada vez que sobe à superfície, um receptor GPS interno determina sua posição, viabilizando o cálculo das correções de rota necessárias.

D

Eventualmente, breve comunicação via satélite pode ser estabelecida entre o veículo e uma estação em terra durante o período de seu mergulho profundo.

E

Não é possível modificar a direção de seu deslocamento, alterando a distribuição de massa em seu interior.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Q4091011

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4091011 Arquitetura de Computadores

Considere que você está liderando o projeto de um novo microprocessador de baixo consumo energético destinado a sistemas embarcados de processamento de imagem. Para economizar área de silício e reduzir a dissipação térmica, sua equipe de arquitetura decidiu remover as unidades de hardware complexas responsáveis pela detecção dinâmica de dependências de dados e pelo reordenamento de instruções fora de ordem (out of order). Para compensar essa simplificação e manter o alto desempenho, toda a responsabilidade de identificar o paralelismo e agrupar operações independentes foi transferida para o compilador, que deve gerar uma única instrução larga contendo múltiplos campos de operação para serem executados simultaneamente pelas unidades funcionais. Qual é a classificação arquitetural correta para esse processador?

A

Processador Superescalar.

B

Very Long Instruction Word.

C

Arquitetura de Fluxo de Dados.

D

Single Instruction Multiple Data.

E

Processador Vetorial.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

Q4091010

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4091010 Arquitetura de Computadores

Diferentemente dos multiprocessadores que compartilham a memória física, os multicomputadores são sistemas compostos por nós independentes, em que cada processador possui sua própria memória local privada. Tendo isso em vista, assinale a alternativa que apresenta o método exclusivo utilizado para a comunicação e transferência de dados entre os processadores nessa arquitetura.

A

Acesso Direto à Memória (DMA).

B

Variáveis Globais.

C

Troca de Mensagens.

D

Coerência de Cache.

E

Memória Virtual Compartilhada.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

Q4091009

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4091009 Arquitetura de Computadores

Um engenheiro de desempenho em uma empresa de computação de alto rendimento está otimizando um algoritmo paralelo em um servidor com arquitetura multiprocessada SMP (Symmetric Multi Processing). Durante o perfilamento da aplicação, ele nota que, embora duas threads estejam escrevendo em variáveis globais completamente distintas e independentes (sem dependência de dados), o desempenho do sistema está degradado devido a um excessivo tráfego de invalidação no barramento de coerência de cache. A análise de memória mostra que essas variáveis independentes foram alocadas em endereços contíguos que cabem dentro do mesmo bloco de 64 bytes. Qual é o nome técnico do fenômeno arquitetural que está causando essa perda de desempenho por invalidação desnecessária da linha de cache inteira?

A

Compartilhamento Falso (False Sharing).

B

Condição de Corrida (Race Condition).

C

Thrashing de TLB.

D

Dependência de Leitura após Escrita (RAW).

E

Inanição de Barramento (Bus Starvation).

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

Q4090999

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4090999 Arquitetura de Computadores

Considere que você atua como arquiteto de sistemas em um projeto de supercomputação e está projetando a rede de interconexão para um novo cluster massivamente paralelo com topologia em malha (mesh). O sistema utiliza comutação por fluxo (wormhole switching) para minimizar a latência. Durante os testes de carga, observou-se que o bloqueio de um único pacote em uma porta de entrada do roteador, devido ao congestionamento na porta de saída desejada, está impedindo o avanço de outros pacotes que estão atrás dele na mesma fila, mesmo que as portas de saída destino desses outros pacotes estejam livres. Para mitigar esse fenômeno de bloqueio de cabeça de fila (Head of Line Blocking) e melhorar a vazão da rede sem alterar a topologia física ou aumentar a largura de banda dos links, qual modificação arquitetural deve ser implementada nos roteadores?

A

Substituir a comutação Wormhole pela Store and Forward, transmitindo apenas com o buffer vizinho totalmente livre.

B

Aumentar o tamanho da memória FIFO de entrada física para acomodar maiores rajadas de tráfego de dados.

C

Alterar para um algoritmo de roteamento determinístico XY, visando eliminar os conflitos cíclicos de rota.

D

Implementar canais virtuais, dividindo o buffer físico em buffers lógicos para permitir a ultrapassagem de pacotes.

E

Adicionar um protocolo de controle de fluxo por créditos para impedir o envio a buffers de destino cheios.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Q4090998

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4090998 Arquitetura de Computadores

No desenvolvimento de algoritmos paralelos de alto desempenho em arquiteturas modernas, dois conceitos amplamente utilizados são a coerência de cache e a consistência de memória. Considere um cenário em que um programador implementa um padrão produtor consumidor simples utilizando uma flag booleana para indicar a disponibilidade de um dado recém-escrito em um buffer compartilhado. Mesmo operando sobre um hardware que garante coerência de cache estrita (como o protocolo MESI), o consumidor ocasionalmente lê dados inconsistentes ou desatualizados após verificar que a flag é verdadeira. Qual primitiva de programação paralela deve ser obrigatoriamente inserida no código para corrigir esse comportamento e qual é a justificativa técnica para sua necessidade?

A

Deve ser utilizada a primitiva Compare and Swap (CAS) na verificação da flag, pois a leitura de variáveis booleanas em arquiteturas multicore não é atômica por padrão, permitindo leituras parciais de bits (tearing).

B

É necessário inserir uma barreira de memória (memory fence) de escrita antes de setar a flag no produtor e uma de leitura após verificar a flag no consumidor, pois a coerência de cache garante a propagação dos valores, mas não garante a ordem em que as operações de escrita se tornam visíveis globalmente devido a otimizações de reordenamento do processador.

C

O programador deve aplicar um Mutex (Mutual Exclusion) em torno de toda a operação de leitura e escrita, pois arquiteturas modernas desligam o protocolo de coerência de cache durante operações de escrita intensiva para economizar largura de banda do barramento.

D

Deve ser utilizada a primitiva de Transactional Memory (TM) para encapsular o acesso ao buffer, pois o problema descrito é causado pela falsa concorrência (false sharing) entre a linha de cache da flag e a linha de cache dos dados.

E

É necessário utilizar a diretiva volatile nas variáveis compartilhadas, pois isso instrui o controlador de cache a realizar um write through imediato para a memória principal, contornando a latência imposta pelos buffers de escrita (store buffers) da CPU.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

Q4090997

Ano: 2026 Banca: INSTITUTO AOCP Órgão: IF-CE Prova: INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |

Q4090997 Arquitetura de Computadores

Assinale a alternativa que apresenta a principal limitação arquitetural que impede o uso de protocolos de coerência de cache baseados em espionagem (snooping) em sistemas massivamente paralelos com centenas de processadores.

A

A dependência de um meio de comunicação com suporte a broadcast, o que causa saturação da largura de banda com o aumento do número de processadores.

B

A incapacidade técnica dos controladores de cache de monitorar endereços de memória virtual em vez de endereços físicos.

C

A obrigatoriedade do uso de caches do tipo write through, que aumentam excessivamente o tráfego de escrita na memória principal.

D

A incompatibilidade com modelos de consistência de memória relaxada, exigindo sincronização global a cada instrução.

E

O custo proibitivo de implementar tags de cache duplas para permitir o acesso simultâneo do processador e do monitor de barramento.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

Q4080363

Ano: 2026 Banca: FURB Órgão: SED-SC Prova: FURB - 2026 - SED-SC - Analista de Informática |

Q4080363 Arquitetura de Computadores

A tecnologia Simultaneous Multithreading (SMT), conhecida comercialmente como Hyper-Threading em processadores Intel, permite que um único núcleo físico mantenha múltiplos contextos de execução simultaneamente, com o objetivo de melhorar a utilização dos recursos internos da CPU e aumentar o throughput em cenários com paralelismo de threads. Considerando as características do SMT, assinale a alternativa correta:

A

O uso de SMT garante aumento de desempenho para qualquer tipo de aplicação, inclusive aquelas com alta contenção por recursos internos do processador, pois a execução simultânea de múltiplos threads elimina gargalos estruturais no pipeline e maximiza automaticamente o uso das unidades funcionais.

B

O SMT faz com que o sistema operacional enxergue apenas um único processador lógico por núcleo físico, ocultando completamente a existência de múltiplos threads de hardware e impedindo que o escalonador diferencie contextos de execução concorrentes no mesmo núcleo.

C

O SMT reduz obrigatoriamente o consumo de energia total do processador, pois distribui a carga de trabalho entre múltiplos threads lógicos sem aumentar a utilização dos recursos físicos.

D

O SMT mantém múltiplos estados arquiteturais independentes (como registradores e contador de programa) para cada thread lógico, enquanto compartilha dinamicamente os recursos internos do núcleo, como unidades de execução, pipelines e, conforme a implementação, níveis de cache.

E

O SMT implementa múltiplos núcleos físicos completos dentro de um único núcleo, replicando integralmente unidades de execução, pipelines, caches e buffers internos, de modo que cada thread lógico possua recursos dedicados equivalentes aos de um núcleo físico independente.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

Q4076578

Ano: 2026 Banca: Instituto Fênix Órgão: Prefeitura de Campo Alegre - SC Prova: Instituto Fênix - 2026 - Prefeitura de Campo Alegre - SC - Instrutor de Informática |

Q4076578 Arquitetura de Computadores

Ao comparar processadores de múltiplos núcleos com processadores de núcleo único, o instrutor propõe uma situação em que vários programas independentes estão em execução ao mesmo tempo. Nesse contexto, a principal vantagem da arquitetura multicore está em:

A

Permitir maior paralelismo de execução, desde que o sistema e as aplicações possam distribuir tarefas.

B

Transformar operações sequenciais em operações simultâneas sem dependência do software.

C

Aumentar a frequência de clock de cada instrução executada pela memória principal.

D

Eliminar a necessidade de escalonamento de processos pelo sistema operacional.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

Q4064781

Ano: 2026 Banca: COMVEST UFAM Órgão: UFAM Prova: COMVEST UFAM - 2026 - UFAM - Técnico de Laboratório - Informática |

Q4064781 Arquitetura de Computadores

A computação de alto desempenho High Performance Computing (HPC) é amplamente utilizada em aplicações científicas e industriais. Sobre esse tema, é CORRETO afirmar que o(a):

A

HPC baseia-se, exclusivamente, em processamento sequencial em um único núcleo.

B

HPC não possui aplicações em áreas como simulação, modelagem ou inteligência artificial.

C

HPC utiliza paralelismo computacional, distribuindo tarefas entre múltiplos processadores, ou nós de um cluster, para acelerar a execução de aplicações complexas.

D

HPC não utiliza clusters, sendo restrita a computadores pessoais.

E

uso da HPC não impacta significativamente o desempenho de aplicações científicas.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

Q3896489

Ano: 2026 Banca: FEPESE Órgão: Polícia Científica - SC Prova: FEPESE - 2026 - Polícia Científica - SC - Perito Oficial Criminal - Informática |

Q3896489 Arquitetura de Computadores

Analise as afirmativas abaixo com relação ao assunto GPUs e arquitetura CUDA.

1. Para facilitar a interface entre o programador e as aplicações GPU, a NVIDIA apresentou a Compute Unified Device Architecture (CUDA). Trata-se de uma plataforma de computação sequencial e modelo de programação que disponibiliza um aumento significativo de desempenho ao aproveitar o poder da GPU. Ao fornecer abstrações simples com respeito à organização hierárquica de threads, memória e sincronização, o modelo de programação CUDA permite aos programadores escreverem programas escaláveis sem a necessidade de aprender a multiplicidade de novos componentes de programação.
2. Uma diferença importante entre as GPUs e as CPUs é que, enquanto as CPUs dedicam uma grande quantidade de seus circuitos ao controle, a GPU foca mais em ALUs (Arithmetic Logical Units), o que as torna bem mais eficientes em termos de custo quando executam um software paralelo.
3. As principais características das GPUs são sua alta capacidade de processamento massivo paralelo e sua total programabilidade e desempenho em cálculos que exigem um volume grande de dados, resultando em um grande throughput.

Assinale a alternativa que indica todas as afirmativas corretas.

A

É correta apenas a afirmativa 1.

B

É correta apenas a afirmativa 2.

C

São corretas apenas as afirmativas 1 e 2.

D

São corretas apenas as afirmativas 1 e 3.

E

São corretas apenas as afirmativas 2 e 3.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

Q3896471

Ano: 2026 Banca: FEPESE Órgão: Polícia Científica - SC Prova: FEPESE - 2026 - Polícia Científica - SC - Perito Oficial Criminal - Informática |

Q3896471 Arquitetura de Computadores

Analise as afirmativas abaixo com relação ao assunto hyper-threading.

1. O hyper-threading é útil em aplicações nas quais é difícil encontrar oportunidades de paralelismo em pequena escala (vetorização, paralelismo em nível de instrução), mas fácil encontrar oportunidades de paralelismo em grande escala (multithreading).
2. Alguns processadores conseguem executar múltiplos threads por núcleo. Isso é conhecido como hyper-threading.
3. Sob as circunstâncias certas, a tecnologia permite que os núcleos da CPU façam efetivamente duas coisas ao mesmo tempo.

Assinale a alternativa que indica todas as afirmativas corretas.

A

É correta apenas a afirmativa 1.

B

É correta apenas a afirmativa 2.

C

É correta apenas a afirmativa 3.

D

São corretas apenas as afirmativas 1 e 2.

E

São corretas as afirmativas 1, 2 e 3.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

Q3871169

Ano: 2026 Banca: Instituto Fênix Órgão: Prefeitura de Cerro Negro - SC Prova: Instituto Fênix - 2026 - Prefeitura de Cerro Negro - SC - Operador de Informática |

Q3871169 Arquitetura de Computadores

No contexto de processadores de múltiplos núcleos, a principal vantagem técnica dessa arquitetura consiste em

A

aumento exclusivo da frequência de clock.

B

execução paralela de múltiplas tarefas.

C

eliminação do sistema operacional.

D

substituição da memória principal.

E

redução da capacidade de cache.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

Q3980331

Ano: 2025 Banca: Instituto JK Órgão: Prefeitura de Morros - MA Prova: Instituto JK - 2025 - Prefeitura de Morros - MA - Técnico em Informática |

Q3980331 Arquitetura de Computadores

Recentemente, a Microsoft anunciou inovações importantes no campo dos computadores exascale, que são capazes de processar um quintilhão de operações por segundo. Esses avanços representam uma nova fronteira no processamento de dados e simulacros de grande escala. Abaixo, são apresentadas as alternativas sobre dispositivos e tecnologias de computação. Analise as opções e assinale a alternativa correta.

A

Computadores exascale são capazes de processar até um quintilhão de operações por segundo, sendo aplicados principalmente em simulações científicas e climatológicas.

B

Computadores exascale operam com arquiteturas baseadas em processadores convencionais de 32 bits, sendo mais eficientes em cálculos matemáticos simples.

C

A principal aplicação dos computadores exascale é em jogos de realidade virtual e aumentada, por sua alta capacidade gráfica.

D

A tecnologia exascale é usada para simulações de videochamadas em alta definição e execução de tarefas de rotina, como editores de texto e planilhas.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

Q3845377

Ano: 2025 Banca: IDCAP Órgão: PPSA Prova: IDCAP - 2025 - PPSA - Analista de Tecnologia da Informação - Desenvolvimento de Sistemas |

Q3845377 Arquitetura de Computadores

A computação é uma ciência que produz, desenvolve e estuda sistemas computacionais, por meio do emprego de hardware e software, combinando conhecimentos e teorias de engenharia, eletrônica, matemática e lógica para criar sistemas e dispositivos capazes de processar dados automaticamente. Nesse contexto, a computação pode ser executada por meio de dois tipos de processamento, no primeiro todos os processadores têm acesso à memória compartilhada para trocas de informações entre eles. No segundo, cada processador possui um memória particular, sendo que os processadores usam transmissões de mensagens para trocas de informações.
Esses tipos de processamentos são, respectivamente, denominados:

A

paralelo e distribuído.

B

descentralizado e paralelo.

C

distribuído e preemptivo.

D

preemptivo e descentralizado.

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

🎯 Saiba o que estudar

🎯 Saiba o que estudar

Questões de Concurso Sobre processamento paralelo em arquitetura de computadores

Foram encontradas 129 questões