“A técnica de _____________ em processadores permite a execução simultânea de várias etapas de diferentes instruções, aumentando a eficiência e o desempenho ao dividir a execução de uma instrução em múltiplas fases, como busca, decodificação e execução, que são realizadas em paralelo.”

Assinale a alternativa que preenche corretamente a lacuna e assinale a alternativa CORRETA:

Considerando conceitos relacionados à arquitetura de computadores, assinale V (verdadeiro) ou F (falso) em cada afirmativa a seguir.

( ) O conceito de pipeline de instrução em arquitetura de computadores refere-se à capacidade de processar múltiplas instruções simultaneamente, aumentando assim a taxa de transferência de instruções.

( ) A memória cache é uma memória de alta velocidade usada para armazenar temporariamente dados frequentemente acessados pela CPU, reduzindo, assim, o tempo de acesso à memória principal.

( ) A arquitetura RISC (Reduced Instruction Set Computing) prioriza a complexidade das instruções sobre a velocidade de execução, resultando em processadores mais lentos, mas mais eficientes.

( ) MIPS (Microprocessor without Interlocked Pipeline Stages) é um exemplo de arquitetura CISC (Complex Instruction Set Computing).

A sequência correta é

Pipeline é uma técnica utilizada na arquitetura de processadores para melhorar o desempenho. Corresponde à característica de um pipeline:

A arquitetura de um computador define seu conjunto de instruções, modos de endereçamento e tipos de dados, enquanto a organização refere-se aos aspectos operacionais concretos do sistema. Com base nessa distinção, analise as afirmações a seguir sobre um hipotético computador X.

I. O computador X utiliza uma arquitetura de conjunto de instruções complexas (CISC) que permite uma ampla variedade de modos de endereçamento.

II. A organização do computador X inclui um pipeline de instruções de cinco estágios para aumentar a taxa de execução de instruções.

III. A organização do computador X é otimizada para computação em nuvem, utilizando uma matriz de processadores para processamento paralelo.


Com base nessas afirmações, a opção que descreve uma característica que é estritamente parte da organização do computador X é:

Pipeline é uma técnica comumente utilizada em processadores de computadores, em que as instruções são divididas em estágios como busca, decodificação, execução e escrita de resultados. Porém, utilizar essa técnica temos os problemas das dependências. A dependência que envolve a sequência de execução de instruções, em que a instrução atual é condicionalmente dependente da instrução anterior é a dependência: 

A influência da arquitetura de von Neumann é vasta, afetando não apenas o design e a construção de computadores, mas também a forma como pensamos sobre programação e processamento de dados. Embora alternativas como a arquitetura de Harvard tenham sido exploradas, especialmente em aplicações que exigem processamento de alta velocidade e de eficiência energética, o modelo de von Neumann continua a ser um pilar fundamental da ciência da computação. Uma característica da arquitetura von Neumann é:

O que é o pipeline de instrução?

A unidade central de processamento ou CPU (Central Processing Unit) é essencial para o funcionamento de um sistema computacional. Sobre CPU e processador, analise as seguintes afirmações e classifique-as como (V) para verdadeiras ou (F) para falsas:

( ) Um processador com mais de um núcleo (multicore) não possui memória CACHE.

( ) A técnica de pipeline permite aos processadores aumentar o número de instruções concluídas em um determinado período de tempo.

( ) A velocidade do clock é o parâmetro suficiente para medir o desempenho de um processador.

( ) Os processadores Intel Core i5 e Intel Core i9 possuem 5 e 9 núcleos, respectivamente.

Assinale a alternativa que apresenta a sequência CORRETA

Em relação à técnica que permite ao processador executar múltiplas instruções paralelamente, em estágios diferentes, semelhante a uma linha de montagem, assinalar a alternativa CORRETA, levando em conta a definição:

Qual o nome da técnica que possibilita que uma CPU realize buscas por instruções além da próxima a ser executada, na qual as instruções são dispostas em uma fila da CPU onde aguardam o momento de serem executadas?

A técnica aplicada em uma CPU, com o objetivo de aumentar o desempenho, buscando fazer paralelismo em nível de instrução, dividindo a tarefa em vários estágios, executando as tarefas em paralelo, uma em cada passo, recebe o nome de:

Em arquiteturas que trabalham com paralelismo ao nível de instruções, existe a execução em pipeline. O processamento em pipeline divide a execução de instruções em várias partes, cada uma das quais tratada por um hardware dedicado exclusivamente a ela. Considere o funcionamento de um pipeline de 5 estágios:  
O estágio 1 busca a instrução da memória e a armazena em um buffer até o momento de executá-la. No estágio A ocorre a execução da instrução utilizando os dados. No estágio B ocorre a busca dos operandos na memória ou nos registradores. No estágio C o resultado do processamento é escrito em um registrador. No estágio D ocorre a decodificação da instrução, determinando tipo e operandos.
Os estágios A, B, C e D correspondem, correta e respectivamente, a 

Responda a esta questão com base em seus conhecimentos sobre a arquitetura dos computadores/ processadores. É uma microarquitetura que permite ao processador iniciar uma nova instrução antes que a instrução atual termine. Isso permite que o processador leia uma nova instrução a partir da memória antes que a instrução atual seja finalizada. Nos processadores atuais, várias instruções podem ser manipuladas simultaneamente. Assinale a alternativa que apresenta o termo que se refere o texto. 

A execução de várias instruções simultaneamente no processador recebe o nome de 

Um processador RISC foi desenvolvido como estratégia de teste para uma nova tecnologia. Esse processador, implementado usando um pipeline de 6 estágios, trabalha com uma frequência máxima de 500 MHz. Se usarmos um programa TESTE que executa 350 instruções, qual será o tempo de execução desse programa? Observação: assuma que o programa não possui erros de dados ou controle entre as instruções.