Questões de Concurso Comentadas sobre pipeline em arquitetura de computadores

A técnica de segmentação de instruções criada para otimizar a operação da CPU recebe o nome de

Em geral, podemos dizer que a emissão da instrução ocorre quando ela é movida do estágio da decodificação para o primeiro estágio de execução do pipeline. Essencialmente, o processador está tentando “olhar’ para frente do ponto atual de execução para localizar instruções que podem ser trazidas para o pipeline e executadas. Três tipos de ordenação são importantes nessa consideração:
I. A ordem em que as instruções são lidas. II. A ordem em que as instruções são executadas. III. A ordem em que as instruções atualizam o conteúdo dos registradores e as posições de memória. IV. A missão fora de ordem com conclusão fora de ordem.
Dentre as afirmações apresentadas acima, quais podemos considerar corretas?

O uso de Pipeline aumenta significativamente o desempenho da CPU (no número de instruções executadas por unidade de tempo), mas este não reduz o tempo de execução das instruções individualmente; outro problema é que existem situações nas quais acontecem conflitos de recursos (quando o hardware não pode suportar todas as combinações possíveis de instruções em execução concorrente). A que se refere o texto?

Para melhorar o desempenho de um computador, a estratégia de pipeline vem sendo utilizada. Ela atua, dentro do computador, especificamente no(a):

Qual é a técnica de arquitetura de computadores que divide a execução de uma instrução de máquina em várias partes?

Analise as afirmativas a seguir sobre a técnica de paralelismo:
I. Em sistema com porta única para memória de dados e de instrução, se duas (ou mais) instruções acessam dados e/ou instruções da memória, temos um exemplo de hazard de controle no nosso pipeline. II. Em um pipeline, quando uma instrução depende do resultado da instrução anterior que ainda não foi concluída, dizemos que temos um exemplo de hazard de dados. III. Uma maneira de evitar um hazard estrutural é a duplicação de um recurso para permitir todas as combinações de instruções que queremos executar em um mesmo ciclo de clock. IV. O adiantamento (Bypassing ou Forwarding) de dados é uma técnica para resolver alguns tipos de hazard de dados que consiste em utilizar o elemento de dado a partir dos buffers internos em vez de esperar que chegue nos registradores visíveis ao programador ou na memória.
Assinale

Um determinado processador digital de propósito geral possui 6 estágios de processamento em cascata, ou 6 estágios de pipeline. O primeiro estágio, o de busca de instrução, e o último estágio, o de armazenamento do resultado, levam 2 ciclos de relógio cada para executar. Os demais estágios levam 1 ciclo. O número máximo de instruções que esse processador consegue executar em 70 ciclos é

Determinado tipo de arquitetura explora o paralelismo de instrução ou Instrucion Level Parallelism (ILP). As múltiplas unidades funcionais independentes permitem executar simultaneamente mais de uma instrução por ciclo. Nesta arquitetura o pipeline de hardware permite que todas as unidades possam executar concorrentemente. O número de instruções por ciclo de clock pode variar, e estas são escaladas de modo estático ou dinâmico. Máquinas com este tipo de arquitetura tentam paralelizar a execução de instruções independentes, em cada estágio do pipeline.

Estas são características da arquitetura

Uma arquitetura de computador apresenta o seu processador implementado com a técnica de pipeline. Essa técnica possibilita

Considere a seguinte definição de um importante conceito relacionado às arquiteturas dos computadores modernos:

Divide a execução da instrução em várias partes, cada uma manipulada por uma parte dedicada do hardware, sendo que todas essas partes podem ser executadas em paralelo.

Trata-se do conceito

O processo de buscar instruções na memória é um dos grandes gargalos na velocidade de execução da instrução. Uma das estratégias para amenizar esse problema é o conceito de pipeline, que consiste em

Em relação à organização de um computador, analise as seguintes afirmativas:

I A unidade lógica/aritmética é responsável por prover e executar operações aritméticas e lógicas.

II Pipeline permite que uma instrução seja dividida em etapas, e que mais de uma instrução seja executada ao mesmo tempo, porém em etapas diferentes.

III A memória primária é responsável por armazenar as instruções que serão buscadas pela CPU para execução.

IV A unidade de controle é responsável por informar como a memória do computador, a unidade lógica/aritmética e os dispositivos de entrada e saída devem responder às instruções de um programa.

Está correto o que se afirma em

“Um hazard de pipeline ocorre quando o pipeline, ou alguma parte dele, precisa parar porque as condições não permitem a execução contínua. A parada do pipeline é conhecida como bolha de pipeline.” Existem três tipos de hazards; assinale-os.

Um dado programa possui 1000 instruções. Supondo que o tempo médio de execução de cada instrução seja de 5ns (sem pipeline). Qual o ganho de desempenho aproximado na execução desse mesmo programa usando um processador com pipeline de 5 estágios com ciclo de 2ns?

Na organização de uma unidade central de processamento, a divisão da execução das instruções em vários estágios, a fim de que novas entradas de instruções ocorram sem que instruções anteriores tenham sido finalizadas, é denominada

Numa discussão técnica sobre a utilidade e funcionalidade do pipeline foram citadas as seguintes afirmativas:

( ) o número de estágios do pipeline é determinado pelo clock do processador.

( ) o pipeline reduz para um único ciclo, a execução das instruções de três ciclos.

( ) embora o pipeline melhore o tempo de latência ele diminui o throughput global.

Considerando as afirmações acima, dê valores de Verdadeiro (V) ou falso (F) e assinale a alternativa que apresenta a sequência correta de cima para baixo.

Em arquitetura de processadores, o Pipeline possibilita que a execução das instruções possa ser realizada mais rapidamente. Entretanto, esse aumento da velocidade de execução pode ocasionar o problema de conflito de acesso simultâneo à memória para buscar as instruções e realizar a escrita/leitura de operandos (dados). Uma das formas de solucionar esse problema é utilizar a