Questões de Concurso
Comentadas sobre pipeline em arquitetura de computadores
Foram encontradas 109 questões
I – Os processadores têm registradores que são visíveis ao usuário, que podem ser referenciados em código e servem para guardar endereços, dados e flags, e registradores de controle de estado, que têm funções específicas, como armazenar instruções, endereços de instruções que serão lidas e servir de buffer de dados.
II – A técnica de pipeline permite que processadores realizem diferentes instruções ao mesmo tempo, de forma que uma instrução que está em um estágio de execução possa ser processada ao mesmo tempo que outra instrução que está em outro estágio.
III – A técnica de divisão de um processo em múltiplos threads que podem ser executados ao mesmo tempo pelo processador é também conhecida como multiprocessamento assimétrico.
Das afirmativas acima:
“A técnica de _____________ em processadores permite a execução simultânea de várias etapas de diferentes instruções, aumentando a eficiência e o desempenho ao dividir a execução de uma instrução em múltiplas fases, como busca, decodificação e execução, que são realizadas em paralelo.”
Assinale a alternativa que preenche corretamente a
lacuna e assinale a alternativa CORRETA:
Considerando conceitos relacionados à arquitetura de computadores, assinale V (verdadeiro) ou F (falso) em cada afirmativa a seguir.
( ) O conceito de pipeline de instrução em arquitetura de computadores refere-se à capacidade de processar múltiplas instruções simultaneamente, aumentando assim a taxa de transferência de instruções.
( ) A memória cache é uma memória de alta velocidade usada para armazenar temporariamente dados frequentemente acessados pela CPU, reduzindo, assim, o tempo de acesso à memória principal.
( ) A arquitetura RISC (Reduced Instruction Set Computing) prioriza a complexidade das instruções sobre a velocidade de execução, resultando em processadores mais lentos, mas mais eficientes.
( ) MIPS (Microprocessor without Interlocked Pipeline Stages) é um exemplo de arquitetura CISC (Complex Instruction Set Computing).
A sequência correta é
I. O computador X utiliza uma arquitetura de conjunto de instruções complexas (CISC) que permite uma ampla variedade de modos de endereçamento.
II. A organização do computador X inclui um pipeline de instruções de cinco estágios para aumentar a taxa de execução de instruções.
III. A organização do computador X é otimizada para computação em nuvem, utilizando uma matriz de processadores para processamento paralelo.
Com base nessas afirmações, a opção que descreve uma característica que é estritamente parte da organização do computador X é:
Acerca do desenvolvimento de pipelines e do processamento distribuído para aprendizado de máquina, julgue o seguinte item.
A gestão eficiente de recursos como CPU e memória não é uma consideração crítica em pipelines de aprendizado de máquina,
pois os recursos podem ser alocados dinamicamente, conforme necessário.
A unidade central de processamento ou CPU (Central Processing Unit) é essencial para o funcionamento de um sistema computacional. Sobre CPU e processador, analise as seguintes afirmações e classifique-as como (V) para verdadeiras ou (F) para falsas:
( ) Um processador com mais de um núcleo (multicore) não possui memória CACHE.
( ) A técnica de pipeline permite aos processadores aumentar o número de instruções concluídas em um determinado período de tempo.
( ) A velocidade do clock é o parâmetro suficiente para medir o desempenho de um processador.
( ) Os processadores Intel Core i5 e Intel Core i9 possuem 5 e 9 núcleos, respectivamente.
Assinale a alternativa que apresenta a sequência CORRETA
Julgue o item seguinte, relativos a execução de instruções, paralelismo e multiprocessamento em computadores.
Quanto maior o número de estágios de um pipeline, maior
será sua taxa de execução.
O estágio 1 busca a instrução da memória e a armazena em um buffer até o momento de executá-la. No estágio A ocorre a execução da instrução utilizando os dados. No estágio B ocorre a busca dos operandos na memória ou nos registradores. No estágio C o resultado do processamento é escrito em um registrador. No estágio D ocorre a decodificação da instrução, determinando tipo e operandos.
Os estágios A, B, C e D correspondem, correta e respectivamente, a
O pipelining é um processo em que é possível executar múltiplas instruções, como busca, decodificação, execução e armazenamento, em cada fase do ciclo da máquina.
Pipeline é a técnica que divide a execução da instrução em no máximo duas partes, sendo ambas executadas pelo hardware de forma dedicada e paralela.
Julgue o item seguinte, que versa sobre arquitetura de computadores.
O principal objetivo da estrutura de pipeline de instruções em
um processador é evitar a sobreposição dos dados
das operações que são executadas simultaneamente.
Conheça nossos planos