Questões de Concurso
Comentadas sobre arquitetura de processadores: risc, cisc, wisc e microprocessadores. em arquitetura de computadores
Foram encontradas 320 questões
Em relação à arquitetura de processadores, julgue o seguinte item.
A unidade aritmética e lógica (UAL) de um microprocessador é encarregada de realizar operações matemáticas com os dados, podendo receber de um a quatro valores de entrada.
Em um microprocessador, o componente sequenciador é responsável por produzir o endereço da microinstrução que será processada na sequência.
Na arquitetura 8086, os registradores de base (EBX) são responsáveis por receber o endereço original de um objeto, permitindo a criação de ponteiros.
Considere os estágios abaixo.
IF: Instruction fetch.
ID: Instruction decode, register fetch.
EX: Execution.
MEM: Memory access.
WB: Register write back.
Tratam-se dos cinco estágios clássicos de
O analista de suporte é responsável por avaliar o desempenho de computadores. A largura de banda e a latência são alguns parâmetros importantes levados em consideração por programas de avaliação de desempenho de processadores e memórias. Com relação à análise de desempenho desses dispositivos, considere as seguintes assertivas:
I. Desempenho, geralmente, é o mais importante parâmetro para microprocessadores.
II. Capacidade de armazenamento, geralmente, é mais importante do que desempenho para memórias.
III. A largura do barramento de dados dos processadores 80386, Pentium 4 e Core i7 é 32 bits, 64 bits e 64 bits, respectivamente.
Assinale a alternativa que indica apenas a(s) assertiva(s) CORRETA(S).
Julgue o item seguinte quanto aos barramentos de entrada e saída (e/s) e às arquiteturas RISC e CISC.
Os chips da arquitetura CISC, por possuírem um menor
número de circuitos internos, trabalham em frequências
mais altas e, por isso, não têm problemas com o aumento
exagerado de temperatura interna.
Julgue o item seguinte quanto aos barramentos de entrada e saída (e/s) e às arquiteturas RISC e CISC.
Os chips da arquitetura RISC são mais simples e bem mais
baratos que os chips da arquitetura CISC pelo fato de
executarem várias centenas de instruções complexas.
(1) uso intenso de pipelines. (2) menor quantidade de instruções (comparado com o CISC). (3) execução sem micro-código. (4) utilização maciça de registradores.
Conheça nossos planos