Questões de Concurso
Sobre álgebra booleana e circuitos lógicos em engenharia eletrônica em engenharia eletrônica
Foram encontradas 517 questões
Julgue o item a seguir, relativo ao circuito digital precedente, com entrada A e saída F, em que as transições de estado do flip-flop JK ocorrem a cada borda de subida do sinal de relógio.
Quando A = 0, o próximo estado do flip-flop será 0.
Adaptado de NOGUEIRA, J.S. Eletrônica Digital Básica. Salvador: EDUFBA, 2011, p40. A expressão booleana simplificada resultante em F é igual a:
I. O Controlador Lógico Programável (PLC) é responsável pela leitura cíclica e em tempo real, sem atuação na planta industrial.
II. A integração entre PLC, SCADA e DCS é viabilizada por redes industriais e protocolos de comunicação padronizados, como Modbus, Profibus e Ethernet/IP.
III. O DCS (Distributed Control System) é caracterizado pela distribuição local de controle nos controladores interligados em processos contínuos setorizados.
Está correto o que se apresenta em:
A sequência de estados gerada pelo circuito, a partir de Q1Q0 = 00, é 00, 01, 10, 11, 00, 01, e assim por diante.
Considerando que na tabela verdade precedente é definida a lógica de saída (S) em função das entradas A, B, C e D, no contexto de um circuito digital combinacional, julgue o item a seguir.
A expressão booleana mínima, na forma soma de produtos,
da saída , em função das entradas A, B, C e D, é dada por 
Considerando que na tabela verdade precedente é definida a lógica de saída (S) em função das entradas A, B, C e D, no contexto de um circuito digital combinacional, julgue o item a seguir.
O consumo de energia e o tempo de comutação do circuito digital cuja resposta é a expressão booleana correspondente à tabela verdade em questão serão menores se o circuito for implementado com o uso de portas NMOS que com o uso de portas CMOS.
A operação booleana realizada pelo circuito pode ser descrita como:
Analise o circuito elétrico com amplificador operacional a seguir:
A função de transferência G(s) = Vo(s)/Vi(s) é:
(Considere que a norma NBR 5410 estabelece o limite máximo de queda de tensão de 4% da tensão nominal.)
( ) Em circuitos combinatórios, a saída depende unicamente das entradas atuais, apesar de estados anteriores.
( ) A conversão entre sistemas numéricos, como binário para decimal, pode ser realizada de forma direta por circuitos digitais simples, sem necessidade de operações aritméticas.
( ) Um flip-flop D pode armazenar múltiplos bits de informação simultaneamente, dependendo de sua configuração interna.
( ) A simplificação de funções lógicas em mapas de Karnaugh busca minimizar o número de portas lógicas utilizadas, otimizando o circuito.
( ) Em circuitos sequenciais síncronos, o comportamento do circuito depende exclusivamente do clock, ignorando quaisquer sinais de entrada.
A sequência está correta em
(Considere o transistor de silício, com VBE = 0,7V, e β = 10; Vcc = 12V.)
Considerando as informações, marque V para as afirmativas verdadeiras e F para as falsas.
( ) O circuito encontra-se sob saturação forte; ou seja, a relação corrente de coletor pela corrente de base é igual a 10.
( ) A corrente de coletor e a potência de dissipação do transistor são, aproximadamente, de 10,3 mA e 113 mW, respectivamente.
( ) O circuito está polarizado por uma técnica denominada polarização por realimentação de coletor e torna o circuito mais estável em relação às polarizações mais simples.
( ) A corrente de base é igual a 1,03 mA e, pelo fato de estar em saturação, o VCE do transistor é nulo.
( ) A inserção de apenas um capacitor entre o emissor e o GND tem como objetivo um incremento no ganho CC do circuito, ou seja, o Beta.
A sequência está correta em
O diodo e o transistor da Figura 2 são ideais. X e Y são sinais digitais com 0 V como lógica 0 e +VCC como lógica 1. A expressão booleana para Z é dada por:
Figura 2 - Circuito com diodo e transistor
A álgebra de Boole é uma ferramenta matemática fundamental empregada na simplificação de circuitos lógicos digitais, permitindo expressar e manipular funções lógicas através de operações como AND, OR e NOT. Combinando suas leis e propriedades, é possível reduzir expressões lógicas complexas, resultando em circuitos mais simples e eficientes. Já os Mapas de Karnaugh são métodos gráficos que auxiliam na minimização dessas funções lógicas de forma sistemática. Eles organizam as variáveis em uma tabela bidimensional, facilitando a visualização de agrupamentos de termos que podem ser simplificados, o que reduz o número de portas lógicas necessárias no circuito final. Analise a expressão lógica a seguir:
Uma expressão lógica simplificada parcialmente é:
Conheça nossos planos