Questões de Concurso
Sobre álgebra booleana e circuitos lógicos em engenharia eletrônica em engenharia eletrônica
Foram encontradas 512 questões
Analise o circuito digital mostrado na figura abaixo.
A expressão booleana para a saída S é
O símbolo lógico de um comparador de 4 bits está mostrado na figura abaixo.
Assumindo que as entradas sejam A3 = B3, A2 = B2, A1 < B1 e A0 > B0, a saída do comparador será
A figura mostra um circuito oscilador em anel empregado em sistemas digitais.
Assumindo que cada inversor tem atraso de propagação de 2 ns, a frequência de oscilação é
Considere o circuito digital projetado conforme o esquema mostrado na figura abaixo.
Após a simplificação do circuito, a função lógica por ele desempenhada pode ser representada por uma porta lógica de quatro entradas do tipo
Verificador de Paridade PAR
Julgue o item a seguir, relativo ao circuito digital precedente, com entrada A e saída F, em que as transições de estado do flip-flop JK ocorrem a cada borda de subida do sinal de relógio.
Quando A = 0, o próximo estado do flip-flop será 0.
Adaptado de NOGUEIRA, J.S. Eletrônica Digital Básica. Salvador: EDUFBA, 2011, p40. A expressão booleana simplificada resultante em F é igual a:
I. O Controlador Lógico Programável (PLC) é responsável pela leitura cíclica e em tempo real, sem atuação na planta industrial.
II. A integração entre PLC, SCADA e DCS é viabilizada por redes industriais e protocolos de comunicação padronizados, como Modbus, Profibus e Ethernet/IP.
III. O DCS (Distributed Control System) é caracterizado pela distribuição local de controle nos controladores interligados em processos contínuos setorizados.
Está correto o que se apresenta em:
A sequência de estados gerada pelo circuito, a partir de Q1Q0 = 00, é 00, 01, 10, 11, 00, 01, e assim por diante.
Considerando que na tabela verdade precedente é definida a lógica de saída (S) em função das entradas A, B, C e D, no contexto de um circuito digital combinacional, julgue o item a seguir.
A expressão booleana mínima, na forma soma de produtos,
da saída , em função das entradas A, B, C e D, é dada por 
Considerando que na tabela verdade precedente é definida a lógica de saída (S) em função das entradas A, B, C e D, no contexto de um circuito digital combinacional, julgue o item a seguir.
O consumo de energia e o tempo de comutação do circuito digital cuja resposta é a expressão booleana correspondente à tabela verdade em questão serão menores se o circuito for implementado com o uso de portas NMOS que com o uso de portas CMOS.
A operação booleana realizada pelo circuito pode ser descrita como:
Conheça nossos planos