Questões de Eletrônica para Concurso - Página 11

Q2573769

Ano: 2024 Banca: IV - UFG Órgão: IF-SE Prova: IV - UFG - 2024 - IF-SE - Professor EBTT - Eletrônica |

Q2573769 Eletrônica

Um capacitor de 200 nF ligado em série com um capacitor de 300 nF resulta em uma capacitância equivalente igual a

A

100 nF.

B

120 nF.

C

250 nF.

D

500 nF.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q2573755

Ano: 2024 Banca: IV - UFG Órgão: IF-SE Prova: IV - UFG - 2024 - IF-SE - Professor EBTT - Eletrotécnica |

Q2573755 Eletrônica

Considere um conversor digital/analógico (D/A) de 6 bits, com tensão de referência de 5 volts. Qual é o valor aproximado da tensão de saída para uma entrada digital 100110?

A

2,5 V.

B

3,0 V.

C

3,5 V.

D

4,0 V.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q2538201

Ano: 2024 Banca: FUNDATEC Órgão: Prefeitura de Passo Fundo - RS Prova: FUNDATEC - 2024 - Prefeitura de Passo Fundo - RS - Eletrotécnico |

Q2538201 Eletrônica

É correto afirmar que, na região ativa, o transistor:

A

Não conduz corrente, sendo ideal para aplicações de desligamento em circuitos.

B

Atua como um interruptor fechado, conduzindo corrente máxima independentemente do sinal de entrada.

C

Funciona como um amplificador de sinais fracos, no qual variações no sinal de entrada produzem variações proporcionais no sinal de saída.

D

Sempre conduz corrente máxima, levando à ruptura se não for devidamente controlado.

E

Impede a passagem de qualquer sinal, sendo usado principalmente em circuitos de proteção.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q2523777

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Engenharia de Sistemas de Satélites - Radares de Abertura Sintética |

Q2523777 Eletrônica

Um dos maiores problemas da imagem SAR é a ocorrência do efeito Speckle, o qual, normalmente, dificulta a interpretação visual e requer técnicas para o processamento digital.

A respeito do Speckle e sua natureza, assinale a afirmativa correta.

A

O Speckle existente em imagens SAR é decorrente da soma coerente de muitos espalhadores elementares dentro de uma célula de resolução.

B

O Speckle só é encontrado em imagens geradas pelos sensores SAR.

C

O Speckle é estritamente um ruído, similar por exemplo, a um ruído térmico dentro do sensor.

D

Devido à própria natureza do Speckle, regiões muito homogêneas do terreno em termos de cobertura do solo e rugosidade serão menos afetadas pelo efeito.

E

Entre pixels vizinhos, pode se considerar que não há correlação em termos de Speckle.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q2523776

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Engenharia de Sistemas de Satélites - Radares de Abertura Sintética |

Q2523776 Eletrônica

A melhora da resolução espacial na direção do deslocamento da antena constitui uma das principais vantagens do SAR. Considere um SAR sobrevoando uma região.

Sobre a resolução espacial ao procurar identificar alvos dessa região, assinale a afirmativa correta.

A

A resolução espacial em azimute em um SAR depende da largura do feixe da antena e da distância da antena ao alvo.

B

A resolução espacial em azimute em um SAR depende da frequência base da radiação emitida pela antena.

C

A resolução espacial em azimute em um SAR depende da banda de frequência do sinal modulado emitido pela antena.

D

O valor da resolução espacial em azimute em um SAR depende exclusivamente do tamanho da antena na dimensão da direção do deslocamento.

E

O valor da resolução espacial em azimute em um SAR depende do tamanho da antena na dimensão da direção do deslocamento e da distância ao alvo.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q2523775

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Engenharia de Sistemas de Satélites - Radares de Abertura Sintética |

Q2523775 Eletrônica

Considere uma região totalmente plana que foi levantada por um SAR para geração de uma imagem. A resolução desse sistema SAR na direção do alcance inclinado (slant range) é de 2 m.

Após o processamento para transformar a geometria dessa imagem do alcance inclinado (slant range) para o alcance no terreno (ground range), o valor da resolução espacial no terreno, em metros, em um ponto em que o ângulo de incidência é 30º é

Caso necessário, considere √2 = 1,41 e √3 = 1,73.

A

1,0.

B

2,0.

C

2,3.

D

2,8.

E

4,0.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q2523602

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Pleno I - Desenvolvimento de Sistemas de Suprimento de Energia para Satélites |

Q2523602 Eletrônica

Imagem associada para resolução da questão

A lógica da saída Y do multiplexador do circuito acima é

A

B

C

D

E

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q2523565

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Pleno I - Desenvolvimento de Instrumentação Científica para Projetos Espaciais |

Q2523565 Eletrônica

O circuito a seguir é composto por um buffer tri-state, um inversor com saída em coletor aberto e um resistor.

Imagem associada para resolução da questão

A combinação de sinais que gera conflito em S é

A

B

C

.

D

E

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q2523563

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Pleno I - Desenvolvimento de Instrumentação Científica para Projetos Espaciais |

Q2523563 Eletrônica

A lógica da saída Y do multiplexador do circuito acima é

A

B

C

D

E

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q2523560

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Pleno I - Desenvolvimento de Instrumentação Científica para Projetos Espaciais |

Q2523560 Eletrônica

Dois flip-flops D devem implementar a sequência de estados Q_BQ_A do diagrama da figura a seguir.

Imagem associada para resolução da questão

A lógica de menor soma de produtos a ser usada para acionar D_B é

A

B

C

D

E

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q2523558

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Pleno I - Desenvolvimento de Instrumentação Científica para Projetos Espaciais |

Q2523558 Eletrônica

Assinale a opção que indica o produto de somas que minimiza o mapa acima.

A

B

C

D

E

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q2523556

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Pleno I - Desenvolvimento de Instrumentação Científica para Projetos Espaciais |

Q2523556 Eletrônica

As lógicas das saídas A<B e A=B do comparador unsigned do circuito acima são, respectivamente,

A

B

C

D

E

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q2523533

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Pleno I - Desenvolvimento de Instrumentação Científica para Projetos Espaciais |

Q2523533 Eletrônica

Ao utilizar um osciloscópio para visualizar um sinal de tensão triangular em seu circuito, um engenheiro configurou o equipamento da seguinte forma: acoplamento AC, modo automático, escala vertical de 1V/div, escala horizontal de 1ms/div e atenuação da ponta de prova 10x.

Ao realizar a medida, ele se deparou com um sinal que não ficava fixo na tela do osciloscópio, ou seja, a forma de onda apresentada na tela não estava sincronizada, pois formas de onda sucessivas eram disparadas em pontos distintos da forma de onda.

Para corrigir esse problema o engenheiro deve

A

alterar o acoplamento de AC para DC.

B

alterar o modo do equipamento de normal para automático.

C

ajustar as escalas vertical e horizontal.

D

fazer o ajuste de compensação da ponta de prova.

E

ajustar o trigger do equipamento.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q2516053

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516053 Eletrônica

Parte do código em VHDL a seguir deve ser completada para descrever um flip-flop JK a partir de um componente de um flip-flop D.
Imagem associada para resolução da questão

Assinale a opção que completa corretamente a linha assinalada.

A

SAIDA_D <= (J and (not ENT_D)) or (ENT_D and (not K)).

B

ENT_D <= (K and (not SAIDA_D)) or (SAIDA_D and (not J)).

C

SAIDA_D <= (K and (not ENT_D)) or (ENT_D and (not J)).

D

ENT_D <= (J and SAIDA_D) or ((not SAIDA_D) and (not K)).

E

ENT_D <= (J and (not SAIDA_D)) or (SAIDA_D and (not K)).

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q2516050

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516050 Eletrônica

O diagrama em blocos de uma placa FPGA está mostrado na figura a seguir.
Imagem associada para resolução da questão

Fonte: kit SP601 - Xilinx

Como pode nele ser observado, o recurso que não está garantidamente presente na placa é que ela

A

seja configurada para ser um periférico serial do PC.

B

seja configurada por um computador via interface USB.

C

realize aquisições de dados analógicos de sensores.

D

seja configurada por outro tipo de interface além da USB.

E

use memórias tanto volátil quanto não volátil em projetos.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q2516040

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516040 Eletrônica

O circuito a seguir é composto por um buffer tri-state, um inversor com saída em coletor aberto e um resistor.
Imagem associada para resolução da questão

A combinação de sinais que gera conflito em S é

A

PQW.

B

C

D

E

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q2516038

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516038 Eletrônica

A lógica da saída Y do multiplexador do circuito acima é

A

B

C

D

E

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q2516036

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516036 Eletrônica

Um engenheiro encontrou o esquemático abaixo, indicativo de uma realimentação de um contador BCD crescente e decrescente, com LOAD síncrono e RIPPLE (RCO).
Imagem associada para resolução da questão