Questões de Concurso Sobre eletrônica
Foram encontradas 2.151 questões
Ano: 2026
Banca:
FURB
Órgão:
FURB - SC
Prova:
FURB - 2026 - FURB - SC - Técnico de Laboratório - Eletroeletrônica |
Q4355728
Eletrônica
Um equipamento elétrico complexo, sofisticado e caro para de funcionar subitamente e sem um motivo
aparente, de forma que nenhum de seus leds , lâmpadas
ou displays funciona. Em seguida, se verifica que a
tomada em que se conecta seu plugue está devidamente
energizada e, ainda, que a garantia do equipamento está
vencida. Nessa situação é prudente:
Ano: 2026
Banca:
FURB
Órgão:
FURB - SC
Prova:
FURB - 2026 - FURB - SC - Técnico de Laboratório - Eletroeletrônica |
Q4355724
Eletrônica
Sobre a frenagem regenerativa, assinale a alternativa
correta:
Ano: 2026
Banca:
CONSULPLAN
Órgão:
SAAE de Indaiatuba - SP
Prova:
CONSULPLAN - 2026 - SAAE de Indaiatuba - SP - Engenheiro Eletricista |
Q4352309
Eletrônica
Em painéis de automação, intertravamentos lógicos garantem que bombas, válvulas e sopradores operem em sequências
seguras e evitem partidas simultâneas indevidas. Em modernizações, parte dessas lógicas pode ser implementada em CLPs,
mas também é comum existirem módulos de segurança com lógica discreta e memória (travamentos). Falhas de sensor (nível
alto/baixo, pressão) exigem funções com retenção, reset e prioridades, evitando “oscilações” de comando. A validação do
projeto envolve álgebra booleana, minimização e análise de comportamento temporal de flip-flops/latches. Dessa forma, o
engenheiro eletricista deve conferir se a lógica atende a requisitos de segurança e se é realizável sem condições proibidas.
Considere um bloco lógico para comando de uma bomba, com as seguintes variáveis booleanas:
• A: nível baixo no reservatório (1 quando nível baixo);
• B: permissivo de operação (1 quando permitido);
• C: falha ativa (1 quando há falha); e
• R: reset manual (pulso 1 para resetar). O comando é obtido por uma lógica combinacional X e uma memória Q (latch SR), conforme:
Está correto o que se afirma apenas em
Considere um bloco lógico para comando de uma bomba, com as seguintes variáveis booleanas:
• A: nível baixo no reservatório (1 quando nível baixo);
• B: permissivo de operação (1 quando permitido);
• C: falha ativa (1 quando há falha); e
• R: reset manual (pulso 1 para resetar). O comando é obtido por uma lógica combinacional X e uma memória Q (latch SR), conforme:
Está correto o que se afirma apenas em
Ano: 2026
Banca:
CONSULPLAN
Órgão:
SAAE de Indaiatuba - SP
Prova:
CONSULPLAN - 2026 - SAAE de Indaiatuba - SP - Engenheiro Eletricista |
Q4352306
Eletrônica
Em painéis de automação e telecomando de unidades operacionais, é comum alimentar CLPs, rádios, instrumentação e relés
com barramentos CC estabilizados. A partir da rede CA, fontes retificadas com filtro capacitivo e/ou indutivo são usadas para
obter 24 Vcc e 48 Vcc com ripple controlado. A topologia (meia-onda, ponte monofásica e ponte trifásica de 6 pulsos) altera
a frequência do ripple e o estresse de condução nos semicondutores. Também é necessário estimar a tensão CC disponível
sob carga e efeitos não ideais (queda em diodos e sobreposição por indutâncias). O engenheiro eletricista deve relacionar
características elétricas do retificador às exigências de qualidade de energia e confiabilidade do sistema. Diante do exposto
relacione adequadamente as colunas a seguir.
Ano: 2026
Banca:
FAURGS
Órgão:
IF-SC
Prova:
FAURGS - 2026 - IF-SC - Professor EBTT - Sistema de Energia |
Q4348992
Eletrônica
A figura abaixo representa um conversor Buck ideal operando em modo de condução contínua. A corrente iL é positiva
no sentido indicado, e a tensão de saída apresenta polaridade positiva no terminal superior da carga.
De acordo com a figura, considere as afirmações abaixo.
I - Quando S está conduzindo, o diodo D permanece reversamente polarizado e a corrente do indutor aumenta se Vin > vo.
II - Quando S é bloqueado, a continuidade da corrente do indutor é mantida pelo diodo D, e a corrente circula pela carga no mesmo sentido que durante a condução de S.
III - Em regime permanente, a tensão média no indutor é nula; dessa condição resulta, para componentes ideais, vo = D·Vin.
IV - A retirada do diodo D não altera a tensão sobre S no instante do bloqueio, pois o indutor impede variações de corrente.
Quais estão corretas?
De acordo com a figura, considere as afirmações abaixo.
I - Quando S está conduzindo, o diodo D permanece reversamente polarizado e a corrente do indutor aumenta se Vin > vo.
II - Quando S é bloqueado, a continuidade da corrente do indutor é mantida pelo diodo D, e a corrente circula pela carga no mesmo sentido que durante a condução de S.
III - Em regime permanente, a tensão média no indutor é nula; dessa condição resulta, para componentes ideais, vo = D·Vin.
IV - A retirada do diodo D não altera a tensão sobre S no instante do bloqueio, pois o indutor impede variações de corrente.
Quais estão corretas?
Ano: 2026
Banca:
FAURGS
Órgão:
IF-SC
Prova:
FAURGS - 2026 - IF-SC - Professor EBTT - Sistema de Energia |
Q4348982
Eletrônica
De acordo com os conversores CC-CC básicos Buck, Boost,
Buck-Boost clássico, SEPIC e Ćuk operando em regime
permanente, no modo de condução contínua, com componentes ideais e razão cíclica (D), tal que 0 < D < 1, assinale
as afirmações com V (verdadeiro) ou F (falso).
( ) No conversor Buck, a tensão média de saída possui a mesma polaridade da tensão de entrada e, idealmente, seu valor é limitado ao intervalo entre zero e a tensão de entrada.
( ) No conversor Boost, a redução da razão cíclica permite que a tensão média de saída seja regulada para valores positivos inferiores à tensão de entrada.
( ) O conversor Buck-Boost apresenta tensão de saída com polaridade oposta à da entrada e possui, nas condições consideradas, ganho estático de tensão igual a (-D/(1-D)).
( ) Os conversores SEPIC e Ćuk podem operar como elevadores ou abaixadores de tensão. O SEPIC apresenta saída não inversora, enquanto o Ćuk apresenta saída inversora.
A sequência correta de preenchimento dos parênteses, de cima para baixo, é
( ) No conversor Buck, a tensão média de saída possui a mesma polaridade da tensão de entrada e, idealmente, seu valor é limitado ao intervalo entre zero e a tensão de entrada.
( ) No conversor Boost, a redução da razão cíclica permite que a tensão média de saída seja regulada para valores positivos inferiores à tensão de entrada.
( ) O conversor Buck-Boost apresenta tensão de saída com polaridade oposta à da entrada e possui, nas condições consideradas, ganho estático de tensão igual a (-D/(1-D)).
( ) Os conversores SEPIC e Ćuk podem operar como elevadores ou abaixadores de tensão. O SEPIC apresenta saída não inversora, enquanto o Ćuk apresenta saída inversora.
A sequência correta de preenchimento dos parênteses, de cima para baixo, é
Ano: 2026
Banca:
FAURGS
Órgão:
IF-SC
Prova:
FAURGS - 2026 - IF-SC - Professor EBTT - Instalações e Acionamentos |
Q4348517
Eletrônica
Um conversor Buck (abaixador de tensão) ideal opera
em modo de condução contínua (CCM), alimentado por
uma fonte de 200 Vcc. O conversor possui frequência
de chaveamento de 25 kHz, razão cíclica (duty cycle)
de 40%, indutor de 1,0 mH e carga puramente resistiva
de 8 Ω. Considere operação ideal (componentes sem
perdas) e despreze as ondulações de tensão na saída.
Com base nos dados apresentados, assinale a alternativa INCORRETA.
Ano: 2026
Banca:
FAURGS
Órgão:
IF-SC
Prova:
FAURGS - 2026 - IF-SC - Professor EBTT - Instalações e Acionamentos |
Q4348515
Eletrônica
Um projetista deseja implementar, utilizando portas
lógicas, um circuito cuja saída Y assuma nível lógico 1
quando ocorrer um número ímpar de entradas em nível
alto. O circuito possui três entradas digitais independentes: A, B e C.
Qual das expressões booleanas abaixo representa corretamente essa função lógica?
Qual das expressões booleanas abaixo representa corretamente essa função lógica?
Ano: 2026
Banca:
FAURGS
Órgão:
IF-SC
Prova:
FAURGS - 2026 - IF-SC - Professor EBTT - Automação Industrial |
Q4346863
Eletrônica
Texto associado
Para responder à questão, considere a bancada didática apresentada na Figura 1.
Figura 1 – a) Bancada didática de uma linha automatizada de envase e, b) arquitetura simplificada de um CLP.
A bancada didática apresentada na Figura 1 é utilizada por um docente para demonstrar aos estudantes o funcionamento do ciclo de varredura (Scan Cycle) de um Controlador Lógico Programável (CLP). Nesse sistema, o sensor fotoelétrico S1 (I0.0) detecta a presença da garrafa na posição de envase, enquanto o sensor S2 (I0.1) identifica quando o líquido atinge o nível especificado. A válvula solenoide Q0.0 é responsável pelo enchimento da garrafa, e o motor da esteira Q0.1 realiza o transporte das garrafas. As nomenclaturas I0.0 e I0.1 correspondem aos endereços das entradas digitais, enquanto Q0.0 e Q0.1 correspondem aos endereços das saídas digitais do CLP representado na Figura 1.
Considerando a arquitetura apresentada na Figura 1 e o funcionamento do ciclo de varredura (Scan Cycle) de um CLP, assinale a alternativa correta.
Ano: 2026
Banca:
FAURGS
Órgão:
IF-SC
Prova:
FAURGS - 2026 - IF-SC - Professor EBTT - Automação Industrial |
Q4346862
Eletrônica
Durante uma aula prática da disciplina de Controladores Lógicos Programáveis (CLPs), um professor apresenta aos estudantes uma bancada didática composta por um CLP de arquitetura modular utilizado no controle de uma linha automatizada de envase. Durante a atividade, o docente explica que a arquitetura modular permite ampliar o número de entradas, saídas e interfaces de comunicação por meio da instalação de módulos compatíveis, sem a substituição da Unidade Central de Processamento (CPU). Com base na arquitetura dos Controladores Lógicos Programáveis (CLPs), analise as afirmações a seguir.
I - A Unidade Central de Processamento (CPU) é responsável por executar o programa do usuário, realizar operações lógicas, aritméticas e de controle e coordenar o funcionamento dos demais módulos que compõem o CLP.
II - Em CLPs de arquitetura modular, cada módulo de entrada e saída executa independentemente o programa do usuário, dispensando a utilização de uma Unidade Central de Processamento (CPU) para o gerenciamento do sistema.
III - Os módulos de entrada recebem informações provenientes dos dispositivos de campo, como sensores e botoeiras, enquanto os módulos de saída enviam comandos a dispositivos e equipamentos de campo, como contatores, válvulas solenoides, inversores de frequência e sinalizadores luminosos.
IV - Em um CLP de arquitetura modular, é possível ampliar o sistema por meio da instalação de módulos adicionais de entrada, saída ou comunicação compatíveis, desde que respeitados os limites de expansão definidos para o equipamento utilizado.
Quais estão corretas?
Ano: 2026
Banca:
FAURGS
Órgão:
IF-SC
Prova:
FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |
Q4346528
Eletrônica
No contexto da modelagem de hardware via VHDL (IEEE 1076), a análise da estrutura sintática e do modelo de
execução é fundamental para a síntese correta do RTL. Analise as assertivas abaixo sobre esse tema.
I - O mapeamento da interface do componente, compreendendo a definição de portas e modos de sinal, é restrito ao escopo da unidade de design entity, enquanto a especificação funcional ou a descrição da estrutura interna de interconexões lógicas é delegada exclusivamente à architecture.
II - Em um modelo de arquitetura, a declaração de múltiplas atribuições de sinal de forma direta – desprovidas de blocos procedurais – implica o sintetizador tratar as instruções conforme a ordem de escrita no arquivo-fonte, respeitando a precedência de execução sequencial intrínseca ao fluxo de controle do código-fonte.
III - O bloco process estabelece um domínio de execução sequencial dentro de uma arquitetura, cujo disparo (ativação) é condicionado pela ocorrência de eventos nos sinais contidos na sua lista de sensibilidade (sensitivity list), disparando a avaliação sucessiva das sentenças internas.
Quais estão corretas?
I - O mapeamento da interface do componente, compreendendo a definição de portas e modos de sinal, é restrito ao escopo da unidade de design entity, enquanto a especificação funcional ou a descrição da estrutura interna de interconexões lógicas é delegada exclusivamente à architecture.
II - Em um modelo de arquitetura, a declaração de múltiplas atribuições de sinal de forma direta – desprovidas de blocos procedurais – implica o sintetizador tratar as instruções conforme a ordem de escrita no arquivo-fonte, respeitando a precedência de execução sequencial intrínseca ao fluxo de controle do código-fonte.
III - O bloco process estabelece um domínio de execução sequencial dentro de uma arquitetura, cujo disparo (ativação) é condicionado pela ocorrência de eventos nos sinais contidos na sua lista de sensibilidade (sensitivity list), disparando a avaliação sucessiva das sentenças internas.
Quais estão corretas?
Ano: 2026
Banca:
FAURGS
Órgão:
IF-SC
Prova:
FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |
Q4346527
Eletrônica
Um conversor digital para analógico (DAC) com arquitetura R2R (Resistor Ladder) está representado na figura abaixo.
Considere: R = 1 kΩ, RF = 2 kΩ, A0 = 0V, A1 = 5V, A2 = 0V, A3 = 5V e o amplificador operacional IDEAL com alimentação suficiente para operar na região linear.
Qual é o valor da tensão de saída “Vo”?
Considere: R = 1 kΩ, RF = 2 kΩ, A0 = 0V, A1 = 5V, A2 = 0V, A3 = 5V e o amplificador operacional IDEAL com alimentação suficiente para operar na região linear.
Qual é o valor da tensão de saída “Vo”?
Ano: 2026
Banca:
FAURGS
Órgão:
IF-SC
Prova:
FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |
Q4346524
Eletrônica
Em projetos que exigem tolerância a falhas implementados em FPGAs ou ASICs, frequentemente exige-se a implementação de uma máquina de estados finitos segura (Safe FSM). Qual é o propósito principal de projetar uma máquina
de estados dessa forma?
Ano: 2026
Banca:
FAURGS
Órgão:
IF-SC
Prova:
FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |
Q4346522
Eletrônica
Considere as seguintes afirmações sobre amplificadores de sinais.
I - Amplificadores classe A têm excelente linearidade e alta eficiência energética com valores superiores a 70%.
II - Amplificadores classe B com transistores na topologia push-pull podem ter alta eficiência energética com valores superiores a 70%, porém sofrem o efeito de distorção de cruzamento (crossover distortion).
III - Amplificadores classe AB possuem alta eficiência energética, com valores superiores a 50%, e quase eliminam o efeito de distorção de cruzamento (crossover distortion).
Quais estão corretas?
I - Amplificadores classe A têm excelente linearidade e alta eficiência energética com valores superiores a 70%.
II - Amplificadores classe B com transistores na topologia push-pull podem ter alta eficiência energética com valores superiores a 70%, porém sofrem o efeito de distorção de cruzamento (crossover distortion).
III - Amplificadores classe AB possuem alta eficiência energética, com valores superiores a 50%, e quase eliminam o efeito de distorção de cruzamento (crossover distortion).
Quais estão corretas?
Ano: 2026
Banca:
FAURGS
Órgão:
IF-SC
Prova:
FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |
Q4346521
Eletrônica
Considerando os circuitos digitais implementados pela lógica CMOS (Complementary Metal-Oxide-Semiconductor),
analise os circuitos representados nas figuras abaixo, sendo os sinais “A” e “B” entradas do circuito e o sinal “S” o
sinal de saída.
Quais portas lógicas estão representadas nas figuras?
Quais portas lógicas estão representadas nas figuras?
Ano: 2026
Banca:
FAURGS
Órgão:
IF-SC
Prova:
FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |
Q4346520
Eletrônica
O circuito da figura abaixo representa um espelho de corrente com transistores NMOS (M1 e M2) idênticos com os
parâmetros de transcondutância (K’n) = 0,2 mA/V2
, razão de aspecto W/L =10 e tensão de limiar (threshold voltage)
igual a 2 V.
Qual é o valor do resistor R1 para que a corrente de dreno do transistor M1 seja de 4 mA?
Qual é o valor do resistor R1 para que a corrente de dreno do transistor M1 seja de 4 mA?
Ano: 2026
Banca:
FAURGS
Órgão:
IF-SC
Prova:
FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |
Q4346519
Eletrônica
Observe o circuito representado na figura abaixo.
Considere o ganho de corrente (beta) dos transistores Q1 e Q2 igual a 100, a tensão emissor-base (VEB) igual a 0,7V e a tensão emissor-coletor de saturação (VECSAT) igual a 0,2V.
Qual é o valor da tensão de coletor do transistor Q1?
Considere o ganho de corrente (beta) dos transistores Q1 e Q2 igual a 100, a tensão emissor-base (VEB) igual a 0,7V e a tensão emissor-coletor de saturação (VECSAT) igual a 0,2V.
Qual é o valor da tensão de coletor do transistor Q1?
Ano: 2026
Banca:
FAURGS
Órgão:
IF-SC
Prova:
FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |
Q4346518
Eletrônica
Observe o circuito representado na figura abaixo.
Considere VCC = 12V, o ganho de corrente (beta) do transistor Q1 igual a 100 e a tensão base-emissor (VBE) igual a 0,7V.
Qual é o valor da corrente de polarização no coletor do transistor Q1?
Considere VCC = 12V, o ganho de corrente (beta) do transistor Q1 igual a 100 e a tensão base-emissor (VBE) igual a 0,7V.
Qual é o valor da corrente de polarização no coletor do transistor Q1?
Ano: 2026
Banca:
FAURGS
Órgão:
IF-SC
Prova:
FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |
Q4346517
Eletrônica
Considerando o funcionamento de um retificador de meia-onda com filtro capacitivo, assinale a afirmativa correta.
Ano: 2026
Banca:
FAURGS
Órgão:
IF-SC
Prova:
FAURGS - 2026 - IF-SC - Professor EBTT - Eletrônica Geral |
Q4346516
Eletrônica
Para o circuito representado na figura abaixo, considere o modelo do diodo com queda de tensão constante de 0,7V
quando diretamente polarizado.
A corrente no resistor R1 ( I ) é igual a
A corrente no resistor R1 ( I ) é igual a
Conheça nossos planos