Coloque F (falso) ou V (verdadeiro) nas afirmativas abaixo ...

Próximas questões
Com base no mesmo assunto
Q4280515
Eletrônica Eletrônica Digital , Circuitos Lógicos e Álgebra Booleana em Eletrônica , Flip-Flops ,
Ano: 2026 Banca: Marinha Órgão: MARINHA Prova: Marinha - 2026 - MARINHA - Oficial da Marinha - Eletrônica |
Q4280515 Eletrônica
Coloque F (falso) ou V (verdadeiro) nas afirmativas abaixo referentes a circuitos lógicos combinacionais e sequenciais, assinalando a seguir a opção correta.

( ) Em um flip-flop tipo D, o tempo máximo que uma entrada digital síncrona deve permanecer estável após a chegada da borda de clock é denominado tempo de hold.
( ) Em um flip-flop tipo D, o tempo mínimo que uma entrada digital síncrona deve permanecer estável antes da chegada da borda de clock é denominado tempo de setup.
( ) Não é possível implementar um conversor de código binário para código de Gray usando apenas portas lógicas NAND.
( ) A saída de uma porta lógica passa a ter nível lógico incerto quando submetida a uma carga que excede o valor especificado pelo parâmetro de máximo fan-out. 
Alternativas

Gabarito comentado

Confira o gabarito comentado por um dos nossos professores

Gabarito: E

Fundamento decisivo: O ponto decisivo para distinguir C de E é a quarta afirmação: exceder o fan-out máximo retira a garantia dos níveis lógicos, tornando verdadeira a afirmação se “incerto” for entendido como “não garantido”. Assim, a sequência é F–V–F–V, da alternativa E.

Tema central: Temporização, universalidade e fan-out
Análise das alternativas
A
Errada
Erra a primeira posição ao aceitar hold como tempo máximo. O requisito é um tempo mínimo de estabilidade após a borda ativa; portanto, essa posição deve ser F.
B
Errada
Erra as posições 2, 3 e 4. Setup é o tempo mínimo de estabilidade antes da borda, tornando a segunda verdadeira; a universalidade da NAND permite o conversor, tornando a terceira falsa; ultrapassar o fan-out retira a garantia dos níveis lógicos, tornando a quarta verdadeira.
C
Errada
Erra apenas a quarta posição. Uma carga acima do fan-out máximo fica fora da garantia de níveis lógicos válidos. Interpretando “incerto” como “não garantido”, a afirmativa é verdadeira, ainda que a sobrecarga não implique falha obrigatória.
D
Errada
Considerando a sequência V–V–V–F, apesar do parêntese excedente, erra as posições 1, 3 e 4: hold é mínimo, não máximo; o conversor pode ser implementado somente com NAND; exceder o fan-out elimina a garantia dos níveis lógicos. Essas posições devem ser F, F e V.
Pegadinha da questão
Na primeira afirmativa, o erro está em “máximo”, não em “após”. Na terceira, a negação contraria a universalidade da NAND. Já a diferença entre C e E exige interpretar “incerto” como ausência de garantia, sem concluir que toda sobrecarga produz necessariamente um nível fisicamente indefinido.
Dica para questões semelhantes
  • Ao avaliar setup e hold, confira tanto o lado da borda quanto o qualificativo temporal: setup é mínimo antes; hold é mínimo após.
  • Use a universalidade da NAND para reconhecer a possibilidade de implementação, sem presumir que ela seja mínima ou mais rápida.
  • Ao ultrapassar o fan-out especificado, conclua perda da garantia dos níveis lógicos, não uma falha física específica e obrigatória.

Clique para visualizar este gabarito

Visualize o gabarito desta questão clicando no botão abaixo

Questões de assuntos semelhantes

Provas relacionadas