Questões de Concurso para FGV

Q2516060

Ano: 2024 Banca: FGV Órgão: CVM Prova: FGV - 2024 - CVM - Inspetor CVM - Perfil 3 - Contabilidade e Auditoria - Tarde |

Q2516060 Contabilidade Geral

No dia 1º de janeiro de 2024, uma empresa S.A. atribui 20 opções de ações a cada um dos seus 100 funcionários. Cada opção de ação está sujeita à condição de que os funcionários trabalhem por dois anos. A empresa estimou que 80% dos funcionários cumpririam a condição. Durante 2024, saíram 10 colaboradores, e a empresa seguiu estimando que 20% dos funcionários originais iriam sair ao longo do período de dois anos. Durante 2025, outros 15 funcionários saíram antes do período. O valor justo de cada opção, mensurado de acordo com um modelo de precificação que leva em conta os fatores que seriam considerados pelo mercado, é de R$ 10,00.

Considerando as informações apresentadas, em 31 de dezembro de 2025, a empresa deve efetuar o seguinte lançamento contábil:

A

Débito: Despesa de Remuneração (DRE) R$ 7.000

Crédito: instrumentos patrimoniais outorgados (patrimônio líquido) R$ 7.000;

B

Débito: Despesa de Remuneração (DRE) R$ 7.500

Crédito: instrumentos patrimoniais outorgados (patrimônio líquido) R$ 7.500;

C

Débito: Despesa de Remuneração (DRE) R$ 10.000

Crédito: instrumentos patrimoniais outorgados (patrimônio líquido) R$ 10.000;

D

Débito: Despesa de Remuneração (DRE) R$ 5.000

Crédito: instrumentos patrimoniais outorgados (patrimônio líquido) R$ 5.000;

E

Débito: Despesa de Remuneração (DRE) R$ 8.250

Crédito: instrumentos patrimoniais outorgados (patrimônio líquido) R$ 8.250.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516059

Ano: 2024 Banca: FGV Órgão: CVM Prova: FGV - 2024 - CVM - Inspetor CVM - Perfil 3 - Contabilidade e Auditoria - Tarde |

Q2516059 Contabilidade de Custos

Durante 2024, uma empresa S.A decidiu alterar o critério de valoração de seus estoques, de PEPS para custo médio ponderado. As vendas do ano foram de R$ 20 milhões e as compras totais da empresa foram de R$ 10 milhões. Os valores de estoques segundo cada critério são descritos abaixo.

Imagem associada para resolução da questão

Imagem associada para resolução da questão

Segundo a administração da empresa S.A., a mudança foi feita porque o método do custo médio ponderado proporciona uma melhor correspondência entre custos e receitas. Além disso, com a mudança, o método de precificação de estoques da empresa será consistente com o método predominante no setor.
Considerando as informações apresentadas, o lucro bruto ajustado conforme o novo critério, em 31 de dezembro de 2024, é de:

A

R$ 2.000,000.00;

B

R$ 4.000.000,00;

C

R$ 9.000.000,00;

D

R$ 11.000.000,00;

E

R$ 14.000.000,00.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516058

Ano: 2024 Banca: FGV Órgão: CVM Prova: FGV - 2024 - CVM - Inspetor CVM - Perfil 3 - Contabilidade e Auditoria - Tarde |

Q2516058 Contabilidade Geral

Uma empresa S.A. denominada A é fabricante de produtos eletrônicos, e todos os seus suprimentos são provenientes de um único fornecedor (empresa B) para garantir a qualidade e prazo, já que a empresa opera no modelo just-in-time. Os produtos acabados são vendidos às empresas C e D, nas quais a empresa A exerce influência significativa.
Considerando as informações apresentadas, a situação em que o inspetor da CVM deverá identificar a necessidade de divulgação como transações com partes relacionadas, de acordo com o CPC 05, é:

A

a empresa que reporta A compra todas as suas matérias-primas e peças da empresa B; assim, a empresa A pode ser considerada economicamente dependente da empresa B;

B

a empresa que reporta C transaciona com D produtos adquiridos de A, para aumento da abrangência e alcance das vendas;

C

a empresa que reporta A armazena a matéria-prima e os produtos acabados em um depósito arrendado da empresa F, que tem o mesmo administrador da empresa A;

D

a empresa que reporta A vende produtos para a empresa de propriedade do seu diretor-geral, empresa D;

E

a empresa que reporta C aprovou o acordo coletivo dos seus funcionários com o sindicato, em que os diretores de A auxiliaram participando das negociações ao longo do ano.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516057

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516057 Eletrotécnica

Um periférico é mapeado em 8 endereços de I/O. Seu endereço base, em hexadecimal, decodificado pelo circuito da figura acima no sinal *CS_placa, ativado em nível baixo, é

A

A7C0.

B

A7C7.

C

03E5.

D

D7E5.

E

14F4.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516056

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516056 Arquitetura de Computadores

Um processador de 32 bits de barramento de dados se conecta com bancos de memória segundo o tradicional esquema utilizado na arquitetura PC.
Portanto, para acessar uma variável de 64 bits localizada a partir de um endereço da forma 4K+1 (resto 1 na divisão por 4), o número de ciclos de barramento consumidos na comunicação é

A

2.

B

3.

C

4.

D

5.

E

8.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516055

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516055 Programação

Um dispositivo programável deve implementar um contador crescente e decrescente. Num determinado trecho de código VHDL, tem-se:
Imagem associada para resolução da questão

O código a ser inserido no local indicado como “parcela” deve ser:

A

not UP & not UP & not UP & '1'

B

"000" & not UP

C

not UP & "001"

D

'0'& not UP & not UP & '1'

E

not UP & not UP & not UP & not UP

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516054

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516054 Programação

Um sinal de 27 MHz alimenta um circuito e é usado para gerar o sinal meuCLK do código VHDL a seguir.
Imagem associada para resolução da questão

A frequência de meuCLK é

A

1 MHz.

B

270 kHz.

C

13,5 MHz.

D

100 kHz.

E

10 kHz.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516053

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516053 Eletrônica

Parte do código em VHDL a seguir deve ser completada para descrever um flip-flop JK a partir de um componente de um flip-flop D.
Imagem associada para resolução da questão

Assinale a opção que completa corretamente a linha assinalada.

A

SAIDA_D <= (J and (not ENT_D)) or (ENT_D and (not K)).

B

ENT_D <= (K and (not SAIDA_D)) or (SAIDA_D and (not J)).

C

SAIDA_D <= (K and (not ENT_D)) or (ENT_D and (not J)).

D

ENT_D <= (J and SAIDA_D) or ((not SAIDA_D) and (not K)).

E

ENT_D <= (J and (not SAIDA_D)) or (SAIDA_D and (not K)).

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516052

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516052 Arquitetura de Computadores

Considere uma placa FPGA que possui um cristal queimado localizado próximo ao conector USB de configuração da placa. O referido cristal precisa ser substituído, mas sua frequência não está legível.
O mais sensato, em função da sua posição, é substituir o cristal queimado por um cristal, cuja frequência em MHz, é

A

12.

B

27.

C

100.

D

125.

E

311.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516051

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516051 Engenharia de Software

Um software de desenvolvimento para a configuração de um FPGA requer um arquivo de restrições, normalmente com extensão UCF.
Assinale a opção que apresenta uma das principais funções desse arquivo.

A

Estabelecer o nível de tensão dos sinais de interface.

B

Associar um pino do FPGA a um sinal de acesso a um dispositivo periférico.

C

Definir a entidade mestre do projeto.

D

Estabelecer o limite de portas para a síntese do projeto.

E

Fixar o limite de corrente de saída de um pino de interface.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516050

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516050 Eletrônica

O diagrama em blocos de uma placa FPGA está mostrado na figura a seguir.
Imagem associada para resolução da questão

Fonte: kit SP601 - Xilinx

Como pode nele ser observado, o recurso que não está garantidamente presente na placa é que ela

A

seja configurada para ser um periférico serial do PC.

B

seja configurada por um computador via interface USB.

C

realize aquisições de dados analógicos de sensores.

D

seja configurada por outro tipo de interface além da USB.

E

use memórias tanto volátil quanto não volátil em projetos.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516043

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516043 Engenharia Eletrônica

Do ponto de vista de sistemas de controle, processos industriais reais geralmente são modelados por funções mais simplificadas, que permitem um estudo do seu desempenho por métodos.
Considere que um processo industrial em malha fechada seja representado pela função de transferência P(s), dada por
Imagem associada para resolução da questão

Sabendo que a > 5b, a resposta de P(s) ao degrau unitário

A

apresentará comportamento oscilatório pouco amortecido.

B

possuirá valor de regime permanente igual a ab.

C

possuirá valor de regime permanente nulo.

D

será dominada pela constante de tempo 1/a.

E

será dominada pela constante de tempo 1/b.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516042

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516042 Arquitetura de Computadores

No desenvolvimento de um sistema hipotético, optou-se por usar uma arquitetura de microprocessador com um maior conjunto de instruções, a arquitetura CISC.
Com relação a arquitetura RISC, assinale a opção que apresenta uma vantagem apresentada pela CISC.

A

Possui instruções mais simples.

B

Suas instruções demandam menos ciclos de clock para sua execução.

C

É mais rápida, pois apresenta menos formas de endereçamento.

D

Permite o desenvolvimento de programas menores.

E

Permite o desempenho otimizado no software.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516041

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516041 Arquitetura de Computadores

Após analisar o diagrama de blocos de um processador, foi constatado a existência de apenas um barramento para a memória, tanto de dados quanto de instruções.
Da análise do digrama, é correto concluir que a arquitetura usada na construção do processador é a

A

RISC.

B

Unified.

C

Von-Neumann.

D

Harvard.

E

CISC.

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516040

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516040 Eletrônica

O circuito a seguir é composto por um buffer tri-state, um inversor com saída em coletor aberto e um resistor.
Imagem associada para resolução da questão

A combinação de sinais que gera conflito em S é

A

PQW.

B

C

D

E

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516038

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516038 Eletrônica

A lógica da saída Y do multiplexador do circuito acima é

A

B

C

D

E

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516037

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516037 Arquitetura de Computadores

A representação binária de

0 11111111 00000000000000000000000,

em padrão float32 (IEEE 754), corresponde a

A

+ infinito.

B

não corresponde a um número (NaN).

C

+2¹²⁷.

D

+2²⁵⁵.

E

–2²⁵⁵

Você errou! Resposta:

teste

Parabéns! Você acertou!

teste

Q2516036

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516036 Eletrônica

Um engenheiro encontrou o esquemático abaixo, indicativo de uma realimentação de um contador BCD crescente e decrescente, com LOAD síncrono e RIPPLE (RCO).
Imagem associada para resolução da questão