A partir da figura precedente, que ilustra uma porta lógica ...

Com base no mesmo assunto

Ano: 2024 Banca: CESPE / CEBRASPE Órgão: LNA Prova: CESPE / CEBRASPE - 2024 - LNA - Tecnologista – Especialidade: Sistemas de Controle com Foco em Eletrônica, Automação e Programação de Instrumentação Científica |

Q2478673 Eletrônica

A partir da figura precedente, que ilustra uma porta lógica implementada com a tecnologia CMOS, assinale a opção correta.

A porta lógica implementa a função lógica NAND.

A impedância de entrada de portas lógicas com dispositivos CMOS é inferior à de portas lógicas da família TTL.

A porta lógica implementa a função lógica OR.

Nessa porta lógica, são utilizados apenas transistores NMOS.

Em comparação a tecnologias TTL, a CMOS tem como desvantagem maior consumo de energia.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

teste

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

teste

Questões de assuntos semelhantes