Em arquiteturas modernas de processadores, a hierarquia de ...

Com base no mesmo assunto

Ano: 2026 Banca: FURB Órgão: SED-SC Prova: FURB - 2026 - SED-SC - Analista de Informática |

Q4080362 Arquitetura de Computadores

Em arquiteturas modernas de processadores, a hierarquia de memória cache é composta por múltiplos níveis (L1, L2 e L3), organizados para reduzir a latência média de acesso à memória. Aspectos como associatividade, políticas de substituição, estratégias de escrita e mecanismos de coerência (como protocolos baseados em estados) influenciam diretamente o desempenho e a consistência dos dados. Considerando os conceitos avançados de organização e funcionamento de caches, assinale a alternativa correta:

Em sistemas com caches inclusivos, a remoção de uma linha no cache de nível inferior (como L2 ou L3) não implica qualquer ação sobre os níveis superiores, pois a coerência é mantida exclusivamente por protocolos como MESI no nível L1.

Em caches totalmente associativos (fully associative), cada bloco de memória pode ser armazenado em qualquer linha do cache, o que elimina completamente conflict misses e também capacity misses, já que a flexibilidade de mapeamento permite acomodar dinamicamente qualquer conjunto de dados ativos, restando apenas compulsory misses decorrentes do primeiro acesso aos blocos.

Em caches com política write-through e no-write-allocate, uma operação de escrita em um endereço não presente no cache resulta no carregamento do bloco correspondente para o cache antes da escrita, garantindo localidade temporal futura.

Em caches do tipo set-associative, cada bloco de memória principal é mapeado para um conjunto específico, e a substituição ocorre apenas entre as linhas pertencentes a esse conjunto, não eliminando completamente a ocorrência de conflict misses.

Em caches que utilizam política write-back associada a write-allocate, toda operação de escrita implica a atualização imediata tanto da linha correspondente no cache quanto da memória principal, garantindo consistência síncrona entre os níveis de memória, ao mesmo tempo em que reduz a necessidade de mecanismos adicionais de controle de coerência.

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

teste

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

teste

Em arquiteturas modernas de processadores, a hierarquia de ...

Questões de assuntos semelhantes

Provas relacionadas