Considere o trecho de código em Verilog a seguir: always @(...

Com base no mesmo assunto

Q3921727

Ano: 2026 Banca: SELECON Órgão: UFRJ Prova: SELECON - 2026 - UFRJ - Engenheiro de Telecomunicações |

Q3921727 Engenharia de Telecomunicações

Considere o trecho de código em Verilog a seguir:

always @(*) begin

if (en)

y = a;

else if (sel)

y = b; end

A inferência de hardware mais adequada para a descrição acima é:

lógica combinacional sem memória (multiplexador 2:1)

flip-flop tipo D acionado na borda de subida para y

registrador com reset assíncrono e enable

latch sensível a nível para y

contador síncrono de 1 bit

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

teste

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

teste

Questões de assuntos semelhantes