Questões de Concurso Público IF-MT 2015 para Professor - Engenharia de Computação
Foram encontradas 40 questões
Ano: 2015
Banca:
UFMT
Órgão:
IF-MT
Prova:
UFMT - 2015 - IF-MT - Professor - Engenharia de Computação |
Q609485
Engenharia Eletrônica
Texto associado
A questão é baseada no circuito lógico abaixo.
A respeito do circuito lógico, assinale a alternativa que apresenta a expressão booleana após a aplicação do
teorema De Morgan.
Ano: 2015
Banca:
UFMT
Órgão:
IF-MT
Prova:
UFMT - 2015 - IF-MT - Professor - Engenharia de Computação |
Q609486
Engenharia Eletrônica
Texto associado
A questão é baseada no circuito lógico abaixo.
Considerando que as entradas A, B e C e a saída S podem assumir apenas os valores 0 e 1, assinale a
alternativa que corresponde aos respectivos valores de A, B e C para que S seja igual a 1.
Ano: 2015
Banca:
UFMT
Órgão:
IF-MT
Prova:
UFMT - 2015 - IF-MT - Professor - Engenharia de Computação |
Q609487
Arquitetura de Computadores
Considerando a arquitetura de computadores denominada Harvard, analise as afirmativas.
I - Possui uma única memória onde são armazenados dados e instruções.
II - As instruções são complexas e necessitam de vários ciclos para serem executadas.
III - Possui um barramento exclusivo para dados e outro para instruções.
IV - Permite a utilização de pipeline de instruções.
Está correto o que se afirma em
I - Possui uma única memória onde são armazenados dados e instruções.
II - As instruções são complexas e necessitam de vários ciclos para serem executadas.
III - Possui um barramento exclusivo para dados e outro para instruções.
IV - Permite a utilização de pipeline de instruções.
Está correto o que se afirma em
Ano: 2015
Banca:
UFMT
Órgão:
IF-MT
Prova:
UFMT - 2015 - IF-MT - Professor - Engenharia de Computação |
Q609488
Arquitetura de Computadores
Considere um determinado hardware com memória principal DRAM sem cache e com as seguintes
características:
- Tempo de Ciclo de Leitura (TCL) = 15ns
- Tempo de Decodificação (TD) = 5ns
- Tempo de Buffer de Dados (TB) = 3ns
Qual deve ser o limite máximo de Tempo de Acesso à Memória (TA) para esse sistema?
- Tempo de Ciclo de Leitura (TCL) = 15ns
- Tempo de Decodificação (TD) = 5ns
- Tempo de Buffer de Dados (TB) = 3ns
Qual deve ser o limite máximo de Tempo de Acesso à Memória (TA) para esse sistema?
Ano: 2015
Banca:
UFMT
Órgão:
IF-MT
Prova:
UFMT - 2015 - IF-MT - Professor - Engenharia de Computação |
Q609489
Arquitetura de Computadores
A coluna da esquerda apresenta arquiteturas de microprocessadores e a da direita, suas características em
relação ao conjunto de instruções. Numere a coluna da direita de acordo com a da esquerda.
1 - CISC
2 - RISC3
3 - WISC
( ) Possui um pequeno conjunto de instruções simples.
( ) Possui um grande número de instruções complexas.
( ) O conjunto de instruções pode ser modificado pelo usuário.
Marque a sequência correta.
1 - CISC
2 - RISC3
3 - WISC
( ) Possui um pequeno conjunto de instruções simples.
( ) Possui um grande número de instruções complexas.
( ) O conjunto de instruções pode ser modificado pelo usuário.
Marque a sequência correta.