Questões de Concurso Público IF-CE 2026 para Professor EBTT - Sistemas de Computação
Foram encontradas 60 questões
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4090995
Segurança da Informação
No projeto de sistemas seguros, qual técnica
garante a Disponibilidade, permitindo que um
componente redundante assuma as operações
imediatamente após uma falha do principal?
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4090996
Engenharia de Software
Qual atributo de dependabilidade é definido como
a probabilidade de um sistema executar sua função
pretendida, sem falhas, durante um intervalo de
tempo especificado?
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4090997
Arquitetura de Computadores
Assinale a alternativa que apresenta a principal
limitação arquitetural que impede o uso de
protocolos de coerência de cache baseados em
espionagem (snooping) em sistemas
massivamente paralelos com centenas de
processadores.
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4090998
Arquitetura de Computadores
No desenvolvimento de algoritmos paralelos de
alto desempenho em arquiteturas modernas, dois
conceitos amplamente utilizados são a coerência
de cache e a consistência de memória. Considere
um cenário em que um programador implementa
um padrão produtor consumidor simples
utilizando uma flag booleana para indicar a
disponibilidade de um dado recém-escrito em um
buffer compartilhado. Mesmo operando sobre um
hardware que garante coerência de cache estrita
(como o protocolo MESI), o consumidor
ocasionalmente lê dados inconsistentes ou
desatualizados após verificar que a flag é
verdadeira. Qual primitiva de programação paralela
deve ser obrigatoriamente inserida no código para
corrigir esse comportamento e qual é a justificativa
técnica para sua necessidade?
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4090999
Arquitetura de Computadores
Considere que você atua como arquiteto de
sistemas em um projeto de supercomputação e
está projetando a rede de interconexão para um
novo cluster massivamente paralelo com topologia
em malha (mesh). O sistema utiliza comutação por
fluxo (wormhole switching) para minimizar a
latência. Durante os testes de carga, observou-se
que o bloqueio de um único pacote em uma porta
de entrada do roteador, devido ao
congestionamento na porta de saída desejada, está
impedindo o avanço de outros pacotes que estão
atrás dele na mesma fila, mesmo que as portas de
saída destino desses outros pacotes estejam
livres. Para mitigar esse fenômeno de bloqueio de
cabeça de fila (Head of Line Blocking) e melhorar a
vazão da rede sem alterar a topologia física ou
aumentar a largura de banda dos links, qual
modificação arquitetural deve ser implementada
nos roteadores?
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4091000
Redes de Computadores
Um engenheiro de software está projetando o
módulo de transporte de uma aplicação de
videoconferência corporativa que deve operar
sobre redes sem fio instáveis. Durante a fase de
prototipagem, ele optou inicialmente por utilizar o
protocolo TCP para garantir que nenhum frame de
vídeo fosse perdido. No entanto os testes práticos
revelaram que, apesar da imagem perfeita, o vídeo
sofria congelamentos frequentes seguidos de um
efeito de avanço rápido sempre que havia
oscilação no sinal WI-FI. Para corrigir o problema
de experiência do usuário, o engenheiro migrou
para o protocolo UDP. Assinale a alternativa que
explica tecnicamente a causa dos congelamentos
observados com o uso do TCP nesse cenário.
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4091001
Redes de Computadores
Na teoria de redes de computadores, a
classificação dos enlaces quanto à conectividade
física e lógica é fundamental para a escolha dos
protocolos de camada de enlace. Considere uma
configuração de linha em que a capacidade total do
canal de transmissão é compartilhada, espacial ou
temporalmente, entre três ou mais dispositivos
conectados ao mesmo meio físico. Nessa
configuração, diferentemente das conexões
dedicadas, o sinal transmitido por uma estação
pode ser fisicamente acessível a todas as outras,
exigindo endereçamento explícito para
identificação do destinatário. Qual é a
nomenclatura técnica correta para esse tipo de
enlace?
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4091002
Engenharia de Telecomunicações
Em sistemas de transmissão óptica de alta
velocidade, o fenômeno da dispersão modal limita
severamente a largura de banda e a distância
máxima alcançável. Considerando as
características físicas dos meios guiados, qual tipo
de fibra óptica minimiza esse efeito, permitindo
que apenas um modo de luz se propague através
do núcleo, sendo ideal para enlaces de longa
distância (WAN)?
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4091003
Arquitetura de Computadores
Você atua como engenheiro de sistemas em um
projeto de compiladores para uma nova arquitetura
de processadores CISC. Durante a fase de
otimização da geração de código para estruturas
de dados compostas (structs) da linguagem C,
você identifica um padrão ineficiente: para ler um
campo específico de uma struct, o compilador está
gerando duas instruções, sendo a primeira uma
soma aritmética para calcular o endereço físico do
campo e a segunda a instrução de carga
propriamente dita. Para reduzir o tamanho do
código e os ciclos de clock, você deve alterar o
backend do compilador para utilizar um modo de
endereçamento que permita acessar o campo
diretamente, somando o endereço inicial da struct
(armazenado em um registrador) com a posição
fixa do campo (constante), tudo em uma única
instrução de máquina. O modo de endereçamento
que você deve selecionar para essa
implementação é o
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4091004
Arquitetura de Computadores
No projeto de arquiteturas de conjunto de
instruções, a escolha entre formatos de instrução
de tamanho fixo e de tamanho variável exerce
influência direta sobre a complexidade da
implementação do hardware. Considerando o
contexto de processadores modernos com
execução em pipeline e capacidades
superescalares, qual é a principal vantagem
arquitetural decorrente da adoção de um formato
de instrução de tamanho fixo em detrimento do
formato de tamanho variável?
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4091005
Arquitetura de Computadores
Em arquiteturas de processadores modernas, o
mecanismo de tratamento de desvios de fluxo
diferencia eventos internos síncronos de sinais
externos assíncronos para definir o ponto de
retomada da execução. Ao comparar o tratamento
de uma exceção do tipo Falta (Fault), como uma
falta de página na memória virtual, com uma
Interrupção de hardware vinda de um controlador
de rede, qual é a diferença técnica fundamental no
valor do endereço de retorno salvo pelo
processador?
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4091006
Banco de Dados
Um arquiteto de sistemas de uma instituição
financeira gerencia um ambiente de banco de
dados distribuído que opera com o protocolo de
efetivação em duas fases (2PC) para garantir a
consistência ACID. Em um cenário de auditoria,
uma transação T1 envolve o débito na conta de um
cliente no servidor X e o crédito na conta de uma
loja no servidor Y. Durante a execução, o
coordenador da transação emite a ordem de
preparação e tanto o servidor X quanto o servidor
Y respondem afirmativamente (Vote Commit),
entrando no estado de prontidão. Imediatamente
após receber os votos, o coordenador toma a
decisão de efetivar a transação e grava o registro
Commit em seu armazenamento estável, mas falha
criticamente antes de conseguir transmitir a
mensagem de decisão para qualquer um dos
servidores participantes. Diante desse cenário de
falha do coordenador após o voto de prontidão dos
participantes, qual é o comportamento técnico
obrigatório do servidor Y?
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4091007
Sistemas Operacionais
Um arquiteto de software utiliza, em um projeto, um
Sistema Operacional Distribuído (DOS) real,
projetado para oferecer uma Imagem de Sistema
Único (SSI) aos usuários. Um processo de
renderização de vídeo foi iniciado na máquina A e,
devido à alta carga de CPU, o sistema operacional
decidiu migrar esse processo automaticamente e
de forma transparente para a máquina B. No
momento da migração, o processo mantinha um
descritor de arquivo aberto para gravar logs no
disco local da máquina A. Para que o processo
continue escrevendo no log corretamente após ser
movido para a máquina B, sem que a aplicação
precise ser reiniciada ou reescrita para tratar
endereços de rede, qual tipo de transparência o
subsistema de arquivos deve garantir?
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4091008
Arquitetura de Software
Em um sistema distribuído que utiliza middleware
para difusão de mensagens com garantia de
ordenação causal baseada em relógios vetoriais,
um processo receptor Pi possui um relógio lógico
local Vi e recebe uma mensagem m proveniente de
um processo remetente Pj, carregando um carimbo
de tempo vetorial Vm. Para garantir que nenhuma
violação de causalidade ocorra e que todas as
mensagens anteriores necessárias já tenham sido
processadas, o middleware só deve entregar a
mensagem m à aplicação no nó Pi se uma condição
lógica específica entre os vetores for satisfeita.
Assinale a alternativa que apresenta corretamente
essa condição de entrega.
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4091009
Arquitetura de Computadores
Um engenheiro de desempenho em uma empresa
de computação de alto rendimento está otimizando
um algoritmo paralelo em um servidor com
arquitetura multiprocessada SMP (Symmetric Multi
Processing). Durante o perfilamento da aplicação,
ele nota que, embora duas threads estejam
escrevendo em variáveis globais completamente
distintas e independentes (sem dependência de
dados), o desempenho do sistema está degradado
devido a um excessivo tráfego de invalidação no
barramento de coerência de cache. A análise de
memória mostra que essas variáveis
independentes foram alocadas em endereços
contíguos que cabem dentro do mesmo bloco de
64 bytes. Qual é o nome técnico do fenômeno
arquitetural que está causando essa perda de
desempenho por invalidação desnecessária da
linha de cache inteira?
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4091010
Arquitetura de Computadores
Diferentemente dos multiprocessadores que
compartilham a memória física, os
multicomputadores são sistemas compostos por
nós independentes, em que cada processador
possui sua própria memória local privada. Tendo
isso em vista, assinale a alternativa que apresenta
o método exclusivo utilizado para a comunicação e
transferência de dados entre os processadores
nessa arquitetura.
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4091011
Arquitetura de Computadores
Considere que você está liderando o projeto de um
novo microprocessador de baixo consumo
energético destinado a sistemas embarcados de
processamento de imagem. Para economizar área
de silício e reduzir a dissipação térmica, sua equipe
de arquitetura decidiu remover as unidades de
hardware complexas responsáveis pela detecção
dinâmica de dependências de dados e pelo
reordenamento de instruções fora de ordem (out of
order). Para compensar essa simplificação e
manter o alto desempenho, toda a
responsabilidade de identificar o paralelismo e
agrupar operações independentes foi transferida
para o compilador, que deve gerar uma única
instrução larga contendo múltiplos campos de
operação para serem executados simultaneamente
pelas unidades funcionais. Qual é a classificação
arquitetural correta para esse processador?
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4091012
Arquitetura de Computadores
Durante a otimização de um algoritmo de
criptografia em um processador superescalar
capaz de despachar quatro instruções por ciclo de
clock, identifica-se que um bloco específico de
código atinge apenas 1,0 instrução por ciclo (IPC).
A análise do assembly revela uma cadeia em que o
registrador de destino de uma instrução é
invariavelmente usado como operando fonte da
instrução imediatamente seguinte. Qual é a
barreira técnica que impede o hardware de
despachar múltiplas instruções simultaneamente
nesse cenário?
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4091013
Arquitetura de Computadores
Um engenheiro de hardware aumentou a
frequência de operação de um novo processador
fracionando o ciclo de instrução em 35 estágios de
curtíssima duração. Embora o clock tenha
dobrado, os testes de benchmark revelaram que o
desempenho despenca em programas com muitos
desvios condicionais, devido ao alto custo em
ciclos para limpar e recarregar a esteira quando a
predição de desvio falha. Assinale a alternativa que
apresenta a classificação arquitetural correta para
esse processador.
Ano: 2026
Banca:
INSTITUTO AOCP
Órgão:
IF-CE
Prova:
INSTITUTO AOCP - 2026 - IF-CE - Professor EBTT - Sistemas de Computação |
Q4091014
Arquitetura de Computadores
Qual efeito a arquitetura RISC apresenta sobre a
densidade de código do programa compilado em
comparação ao CISC?
Conheça nossos planos