Questões de Arquitetura de Computadores para Concurso - Página 79

Q2519126

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Pleno I - Processamento de Alto Desempenho – PAD (HPC) |

Q2519126 Arquitetura de Computadores

Assinale a opção que indica a arquitetura que possibilita ao processador executar mais de uma instrução por ciclo de máquina.

A

Vetorial.

B

Escalar.

C

Superescalar.

D

Pipeline.

E

Superpipeline.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

Q2519123

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Pleno I - Processamento de Alto Desempenho – PAD (HPC) |

Q2519123 Arquitetura de Computadores

Acerca dos componentes básicos de uma arquitetura de computador, analise as afirmativas a seguir.

I. O processador é composto por uma unidade de controle e uma unidade de dados.
II. A memória RAM (Random Access Memory) pode ser acessada para operações de escrita.
III. Equipamentos periféricos, como impressoras e monitores, não compõem a arquitetura do computador.

Está correto o que se afirma em

A

I, apenas.

B

II, apenas.

C

III, apenas.

D

I e II, apenas.

E

II e III, apenas.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

Q2518111

Ano: 2024 Banca: FGV Órgão: CVM Prova: FGV - 2024 - CVM - Analista CVM - Perfil 8 - TI / Sistemas e Desenvolvimento - Tarde |

Q2518111 Arquitetura de Computadores

Durante a análise de um sistema computacional avançado, o analista Clementino identifica uma falha crítica de desempenho que pode ser atribuída à arquitetura do computador. Ele observa que a falha está relacionada à forma como os diferentes componentes do sistema interagem entre si, afetando diretamente a eficiência do processamento de dados.

Com base nos seus conhecimentos sobre a organização e funcionamento dos componentes principais de um computador, sistemas de memória, sistemas de armazenamento e periféricos de entrada e saída, é correto afirmar que a causa raiz do problema identificado por Clementino é o(a):

A

aumento da frequência do processador além do suportado pela placa-mãe, causando superaquecimento e falhas esporádicas no sistema;

B

incompatibilidade entre o tipo de memória RAM utilizada e a velocidade máxima suportada pelo controlador de memória do processador, resultando em gargalos de desempenho;

C

uso, no SSD, de um sistema de arquivos ineficiente, que não está otimizado para as operações de leitura e escrita aleatórias, reduzindo a velocidade geral do sistema;

D

falha na configuração do DMA (Direct Memory Access) para os periféricos de entrada e saída, causando um uso excessivo da CPU para operações de E/S, o que diminui a eficiência do processamento de dados;

E

implementação de um algoritmo de criptografia muito complexo que exige capacidade computacional além do que o hardware atual pode fornecer, resultando em atrasos significativos no processamento de dados.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

Q2518110

Ano: 2024 Banca: FGV Órgão: CVM Prova: FGV - 2024 - CVM - Analista CVM - Perfil 8 - TI / Sistemas e Desenvolvimento - Tarde |

Q2518110 Arquitetura de Computadores

O estagiário Bebeto, durante um treinamento, constatou que a primeira implementação de memória virtual foi realizada no início da década de 1960, no sistema Atlas, desenvolvido na Universidade de Manchester (Kilburn, 1962). Atualmente, a maioria dos sistemas implementa memória virtual, com exceção de alguns sistemas operacionais de supercomputadores.

Nesse contexto, Bebeto pode concluir, em relação à funcionalidade da memória virtual dentro de um sistema operacional contemporâneo, que ela:

A

é empregada primordialmente para acelerar a execução direta de instruções na unidade de processamento central (CPU), eliminando a necessidade de armazenamento secundário durante a execução de programas;

B

é uma técnica projetada para reduzir propositadamente a capacidade de memória RAM física acessível pelo sistema, com o intuito de otimizar a alocação de recursos e melhorar a eficiência do sistema por meio de uma gestão de memória mais restritiva;

C

se baseia na utilização de espaço em dispositivos de armazenamento secundário, como discos rígidos, para simular uma capacidade de memória RAM mais extensa, possibilitando assim a execução de programas que excedem o tamanho da memória física disponível;

D

é uma tecnologia obsoleta, visto que os sistemas operacionais modernos dependem de armazenamento secundário para todas as operações de memória;

E

é aplicada ao armazenamento e acesso de dados via soluções de cloud computing, eliminando a necessidade de armazenamento local ao prover um acesso ininterrupto e remoto a recursos de memória virtualizados.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

Q2518108

Ano: 2024 Banca: FGV Órgão: CVM Prova: FGV - 2024 - CVM - Analista CVM - Perfil 8 - TI / Sistemas e Desenvolvimento - Tarde |

Q2518108 Arquitetura de Computadores

No contexto de processadores modernos que implementam técnicas como execução fora de ordem e especulativa, o ciclo de execução de instruções se torna mais complexo.

Considerando essas técnicas avançadas, a opção que descreve um aspecto do processo de execução de instruções que é fundamental para otimizar o desempenho do processador, mantendo a precisão dos resultados, está corretamente descrito em:

A

o processador executa instruções estritamente na ordem em que aparecem no programa, sem considerar a possibilidade de dependências de dados entre instruções subsequentes;

B

antes de buscar instruções na memória, o processador sempre espera a conclusão da execução de todas as instruções anteriores, garantindo a execução sequencial para minimizar erros de previsão de salto;

C

o processador utiliza uma unidade de previsão de salto para executar instruções especulativamente, antes da confirmação de que essas instruções precisam ser executadas, revertendo alterações se a especulação estiver incorreta;

D

as instruções são decodificadas em uma ordem fixa e armazenadas em um buffer até que todos os operandos estejam disponíveis, momento no qual o processador interrompe todas as outras operações para executar essa instrução;

E

para cada instrução, o processador primeiro atualiza o contador de programa e, em seguida, executa uma análise completa do código do programa para identificar possíveis otimizações de execução antes de proceder à busca de instruções.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

Q2518104

Ano: 2024 Banca: FGV Órgão: CVM Prova: FGV - 2024 - CVM - Analista CVM - Perfil 8 - TI / Sistemas e Desenvolvimento - Tarde |

Q2518104 Arquitetura de Computadores

Considerando os conceitos de paralelismo e multiprocessamento em sistemas de computação de alto desempenho, é correto afirmar que:

A

a eficiência do sistema é inversamente proporcional ao número de processadores, ou seja, quanto mais processadores, menor a eficiência do sistema, devido ao aumento da complexidade de gerenciamento;

B

a eficiência do sistema pode ser melhorada até um certo ponto pelo aumento do número de processadores, mas está sujeita à Lei de Amdahl, que estabelece que há um limite para o quanto a performance pode ser aumentada através do paralelismo devido à fração de código que deve ser executada sequencialmente;

C

o multiprocessamento garante que todas as tarefas serão executadas em paralelo, eliminando a necessidade de qualquer execução sequencial e maximizando a eficiência do sistema;

D

em sistemas que implementam paralelismo e multiprocessamento, a eficiência é maximizada apenas quando cada processador executa uma única tarefa de cada vez, sem qualquer forma de troca de contexto ou multitarefa;

E

o uso de técnicas de paralelismo e multiprocessamento implica que não há necessidade de otimizações no código, pois a adição de mais processadores resolve automaticamente quaisquer problemas de desempenho.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

Q2518095

Ano: 2024 Banca: FGV Órgão: CVM Prova: FGV - 2024 - CVM - Analista CVM - Perfil 8 - TI / Sistemas e Desenvolvimento - Tarde |

Q2518095 Arquitetura de Computadores

A arquitetura de um computador define seu conjunto de instruções, modos de endereçamento e tipos de dados, enquanto a organização refere-se aos aspectos operacionais concretos do sistema. Com base nessa distinção, analise as afirmações a seguir sobre um hipotético computador X.

I. O computador X utiliza uma arquitetura de conjunto de instruções complexas (CISC) que permite uma ampla variedade de modos de endereçamento.

II. A organização do computador X inclui um pipeline de instruções de cinco estágios para aumentar a taxa de execução de instruções.

III. A organização do computador X é otimizada para computação em nuvem, utilizando uma matriz de processadores para processamento paralelo.

Com base nessas afirmações, a opção que descreve uma característica que é estritamente parte da organização do computador X é:

A

suporte a uma ampla variedade de modos de endereçamento;

B

utilização de uma arquitetura CISC;

C

suporte a operações de ponto flutuante no conjunto de instruções;

D

implementação de um pipeline de instruções de cinco estágios;

E

otimização para computação em nuvem através de processamento paralelo.

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

Q2516056

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516056 Arquitetura de Computadores

Um processador de 32 bits de barramento de dados se conecta com bancos de memória segundo o tradicional esquema utilizado na arquitetura PC.
Portanto, para acessar uma variável de 64 bits localizada a partir de um endereço da forma 4K+1 (resto 1 na divisão por 4), o número de ciclos de barramento consumidos na comunicação é

A

2.

B

3.

C

4.

D

5.

E

8.

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

Q2516052

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516052 Arquitetura de Computadores

Considere uma placa FPGA que possui um cristal queimado localizado próximo ao conector USB de configuração da placa. O referido cristal precisa ser substituído, mas sua frequência não está legível.
O mais sensato, em função da sua posição, é substituir o cristal queimado por um cristal, cuja frequência em MHz, é

A

12.

B

27.

C

100.

D

125.

E

311.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

Q2516042

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516042 Arquitetura de Computadores

No desenvolvimento de um sistema hipotético, optou-se por usar uma arquitetura de microprocessador com um maior conjunto de instruções, a arquitetura CISC.
Com relação a arquitetura RISC, assinale a opção que apresenta uma vantagem apresentada pela CISC.

A

Possui instruções mais simples.

B

Suas instruções demandam menos ciclos de clock para sua execução.

C

É mais rápida, pois apresenta menos formas de endereçamento.

D

Permite o desenvolvimento de programas menores.

E

Permite o desempenho otimizado no software.

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

Q2516041

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516041 Arquitetura de Computadores

Após analisar o diagrama de blocos de um processador, foi constatado a existência de apenas um barramento para a memória, tanto de dados quanto de instruções.
Da análise do digrama, é correto concluir que a arquitetura usada na construção do processador é a

A

RISC.

B

Unified.

C

Von-Neumann.

D

Harvard.

E

CISC.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Q2516037

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516037 Arquitetura de Computadores

A representação binária de

0 11111111 00000000000000000000000,

em padrão float32 (IEEE 754), corresponde a

A

+ infinito.

B

não corresponde a um número (NaN).

C

+2¹²⁷.

D

+2²⁵⁵.

E

–2²⁵⁵

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

Q2516029

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516029 Arquitetura de Computadores

A Tabela ASCII (American Standard Code for Information Interchange) é um conjunto de caracteres e códigos numéricos utilizados para representar texto em computadores e dispositivos de comunicação.
Desenvolvida inicialmente nos anos 1960, a tabela ASCII atribui um código único de 7 bits para cada caractere alfanumérico, de pontuação, símbolos especiais e comandos de controle. O caractere “~” (til), no código ASCII padrão, possui o código 126 na base decimal.
Assinale a opção que indica sua representação na base octal.

A

117₈

B

126₈

C

173₈

D

176₈

E

177₈

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

Q2516028

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516028 Arquitetura de Computadores

A arquitetura superescalar representa uma evolução significativa em relação aos projetos de processadores tradicionais.
Com relação à arquitetura superescalar, analise as afirmativas a seguir e assinale (V) para a verdadeira e (F) para a falsa.

( ) Tem como vantagem o aumento do desempenho pelo aumento da quantidade de bits das palavras de dados.
( ) Explora o paralelismo a nível de instrução, buscando aumentar o desempenho do processador.
( ) Pode executar mais de uma instrução por ciclo de clock.
( ) Possui pipelines mais curtos que os tradicionais, permitindo que as instruções sejam divididas em várias etapas.

As afirmativas são, respectivamente,

A

F – V – F – V.

B

F – V – V – F.

C

V – V – V – F.

D

F – V – V – V.

E

F – V – F – F.

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

Q2516027

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516027 Arquitetura de Computadores

Uma das formas de classificar os processadores, componentes centrais de um computador, é em relação ao armazenamento de dados/instruções na memória e a utilização dos barramentos.
Relacione as arquiteturas de computadores às suas características.

1. Von Neumann
2. Harvard
( ) Utiliza barramentos distintos para dados e instruções.
( ) O processador busca e executa uma instrução por vez, em sequência.
( ) Utiliza barramentos compartilhados para dados e instruções.
( ) As instruções e os dados são armazenados na mesma memória.
( ) Armazena dados e instruções em memórias distintas

Assinale a opção que indica a relação correta, segundo a ordem apresentada.

A

1 – 1 – 2 – 2 – 1.

B

2 – 2 – 1 – 1 – 2.

C

2 – 1 – 1 – 1 – 2.

D

1 – 2 – 2 – 2 – 1.

E

1 – 1 – 2 – 1 – 2.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Q2515891

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Software Embarcado |

Q2515891 Arquitetura de Computadores

Considere um computador com processador de 32 bits cuja memória está organizada de acordo com o endereçamento de byte, com o método big-endian.
Suponha que as palavras 25 38 94 67H (identificada por P1) e 18 31 72 46H (identificada por P2) estão armazenadas a partir dos endereços 0010H e 002CH, respectivamente.

Nesse contexto, analise as afirmativas a seguir.
I. A leitura do endereço 0014H retorna o byte 38H da palavra P1.
II. A leitura do endereço 002FH retorna o byte 46H da palavra P2.
III. Entre as palavras P1 e P2 podem ser armazenadas doze palavras.

Está correto o que se afirma em

A

I, apenas.

B

II, apenas.

C

III, apenas.

D

I e II, apenas.

E

II e III, apenas.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

Q2515887

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Software Embarcado |

Q2515887 Arquitetura de Computadores

Os processadores em geral, no que tange à sua arquitetura, podem ser classificados em dois grandes grupos: RISC e CISC.
Os processadores com arquitetura

A

RISC empregam a técnica de pipelining mais eficazmente.

B

CISC facilitam a otimização do código por compiladores.

C

CISC aceitam instruções apenas de um tamanho fixo pré-determinado

D

RISC tendem a ser mais complexos do ponto de vista do hardware.

E

RISC empregam microinstruções para os comandos mais complexos.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Q2515886

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Software Embarcado |

Q2515886 Arquitetura de Computadores

A memória cache atua como um intermediário entre a CPU e a memória principal, sendo organizada em níveis.
Sobre este tipo de memória, analise as afirmativas a seguir.

I. A memória cache de menor nível (L1) é a que possui o maior tempo de acesso.
II. Os dados armazenados na memória cache de nível L1 são mais frequentemente acessados que aqueles no nível L3.
III. O tempo de acesso à memória cache não influencia o desempenho do processador.

Está correto o que se afirma em

A

I, apenas.

B

II, apenas.

C

III, apenas.

D

II e III, apenas.

E

I, II e III.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

Q2515861

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Software Embarcado |

Q2515861 Arquitetura de Computadores

A figura a seguir foi retirada de uma comunicação síncrona SPI usando o mostrador digital MAX 7219.
Imagem associada para resolução da questão

Fonte: Módulos e Sensores: Guia de Interface com o Arduino. Editora Interciência.

Sabe-se que a amostragem é no flanco de subida do relógio. Os dois bytes comunicados, em hexadecimal, são

A

06 e 03.

B

0C e 03.

C

07 e 03.

D

0C e 01.

E

06 e 01.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

Q2515858

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Software Embarcado |

Q2515858 Arquitetura de Computadores

A figura a seguir mostra a forma de onda gerada por uma UART a ser posteriormente convertida em padrão RS-232, sem paridade e com palavras de 8 bits. Repare que o tracejado delimita o tamanho de um bit.
Imagem associada para resolução da questão

Assinale a opção que indica o primeiro byte gerado, em binário.

A

00111010.

B

00011101.

C

11101011.

D

01011100.

E

00101000.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

🚀 Mais performance?

🚀 Mais performance?

Questões de Concurso Sobre arquitetura de computadores

Foram encontradas 7.860 questões