Questões de Concurso Sobre arquitetura de computadores
Foram encontradas 7.871 questões
( 1 ) AB ( ) 1111 1111
( 2 ) 01 ( ) 1001 0000
( 3 ) FF ( ) 0000 0001
( 4 ) 90 ( ) 1010 1011
Assinale a alternativa que apresenta a numeração correta da coluna da direita, de cima para baixo.
1) O dispositivo que conecta CPU, memória e dispositivos de entrada e saída é chamado barramento.
2) DMA é um mecanismo que permite que alguns subsistemas de hardware acessem a memória sem a interferência da CPU.
3) Barramentos de “X” bits recebem esse nome porque são capazes de transportar “X” bits - no máximo - por vez.
Assinale a alternativa correta.
1) Números inteiros negativos são representados em complemento de dois.
2) A tabela ASCII relaciona bytes e caracteres.
3) A representação ponto flutuante foi projetada para representar números reais em computador.
Assinale a alternativa correta.
1) No pipeline de instruções, as instrucões de desvio podem causar “buracos” no pipeline, diminuindo o ganho de desempenho.
2) No pipeline de instruções, é possível perder desempenho com a busca de dados na memória.
3) O ganho de desempenho obtido pelo uso de pipelines é, no máximo, proporcional ao número de estágios. Ou seja, para um pipeline de três estágios, o ganho de desempenho será, no máximo, de três.
Assinale a alternativa correta.
1) A memória cache é mais rápida do que a memória RAM.
2) É possível ler e escrever informações em memória EPROM.
3) É possível ler e escrever informações em memória ROM.
Assinale a alternativa correta.

Marque a alternativa CORRETA.
I. vários processos podem se comunicar apenas lendo e escrevendo na memória;
II. todas as CPUs veem a mesma imagem de memória e apenas um mapa de páginas e uma tabela de processos;
III. primitivas de software send e receive costumam ser utilizadas na comunicação entre processos;
IV. subdividir os dados corretamente e posicioná-los em localizações ótimas não é tão importante, visto que o posicionamento não afeta a correção ou a programabilidade.
Os itens I a IV referem-se a
Pipeline é um processo pelo qual duas ou mais instruções podem ser executadas paralelamente, cada uma manipulada por uma parte dedicada do hardware, de forma que a saída da execução de uma constitui entrada para a próxima. A figura abaixo apresenta um pipeline de 5 estágios e o estado de cada um em função do tempo:
Considerando que o tempo de execução (ciclo de relógio) de cada estágio (E1 a E5) é de 2 nanosegundos, a máquina funcionará à velocidade de