Questões de Arquitetura de Computadores para Concurso - Página 280

Q199453

Ano: 2011 Banca: CESPE / CEBRASPE Órgão: EBC Prova: CESPE - 2011 - EBC - Analista - Engenharia de Software |

Q199453 Arquitetura de Computadores

Considerando a organização e arquitetura de computadores, julgue os itens que se seguem.

São componentes de alto nível de um computador: contador de programa, registrador de instruções, registrador de endereçamento à memória, registrador temporário de dados, registrador de endereçamento de entrada/saída (E/S) e registrador de armazenamento temporário de dados de E/S.

Certo

Errado

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q194253

Ano: 2011 Banca: FCC Órgão: TRT - 19ª Região (AL) Prova: FCC - 2011 - TRT - 19ª Região (AL) - Técnico Judiciário - Tecnologia da Informação |

Q194253 Arquitetura de Computadores

Analise os itens a seguir: ..

I. Usar cooler e placa-mãe redundantes.

II. Usar disco rígido e fonte redundantes.

III. Fazer manutenção preventiva.

IV. Adquirir componentes de qualidade na montagem do servidor e na substituição dos componentes defeituosos.

São providências que podem ser tomadas para prevenir problemas de hardware no servidor:

A

I, II, III e IV.

B

II e III, apenas.

C

I, apenas.

D

II, III e IV, apenas.

E

III e IV, apenas.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q194246

Ano: 2011 Banca: FCC Órgão: TRT - 19ª Região (AL) Prova: FCC - 2011 - TRT - 19ª Região (AL) - Técnico Judiciário - Tecnologia da Informação |

Q194246 Arquitetura de Computadores

A técnica que divide a execução da instrução em muitas partes, cada uma manipulada por uma parte dedicada do hardware, e todas elas podendo ser executadas em paralelo, é conhecida como

A

prefetch buffer.

B

latência.

C

pipeline.

D

multiprocessing.

E

phased processing.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q194244

Ano: 2011 Banca: FCC Órgão: TRT - 19ª Região (AL) Prova: FCC - 2011 - TRT - 19ª Região (AL) - Técnico Judiciário - Tecnologia da Informação |

Q194244 Arquitetura de Computadores

No que diz respeito à memória dos computadores, é INCORRETO afirmar:

A

Se uma célula de memória consistir em k bits, ela pode conter quaisquer das 2^k diferentes combinações de bits.

B

Se uma memória tiver n células (ou endereços) elas terão endereços de 0 a n-1.

C

A unidade básica de memória é o digito binário, denominado bit. Um bit pode conter 0 ou 1.

D

As memórias secundárias (discos) foram criadas para compensar o problema causado pelo fato de as CPUs serem mais rápidas que as memórias primárias.

E

A função de um controlador é controlar seu dis- positivo de E/S e manipular para ele o acesso ao barramento. Quando um controlador lê ou escreve dados de ou para a memória sem intervenção da CPU, diz-se que ele está executando acesso direto à memória (DMA).

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q194243

Ano: 2011 Banca: FCC Órgão: TRT - 19ª Região (AL) Prova: FCC - 2011 - TRT - 19ª Região (AL) - Técnico Judiciário - Tecnologia da Informação |

Q194243 Arquitetura de Computadores

Se a CPU e um controlador de E/S quiserem usar o barramento ao mesmo tempo,

A

haverá uma alternância automática controlada pelas rotinas de interrupção, que disponibilizarão 2/3 dos ciclos do barramento para a CPU e 1/3 para os dispositivos de E/S.

B

a CPU tem prioridade, por necessitar de todos os ciclos do barramento para referenciar memória.

C

em geral, os dispositivos de E/S terão prioridade, pois discos e outros dispositivos que estão em processo de leitura ou gravação não podem ser interrompidos, para não resultar em perda de dados.

D

é dada prioridade a quem fez a requisição primeiro, normalmente à CPU.

E

a BIOS dará prioridade à CPU, pois a execução de programas não pode ser interrompida, para não causar o travamento do computador.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q194242

Ano: 2011 Banca: FCC Órgão: TRT - 19ª Região (AL) Prova: FCC - 2011 - TRT - 19ª Região (AL) - Técnico Judiciário - Tecnologia da Informação |

Q194242 Arquitetura de Computadores

A CPU executa cada instrução em pequenas etapas, apresentadas a seguir:

1. Alterar o contador de programa para indicar a pró- xima instrução.
2. Se a instrução usar uma palavra na memória, determinar onde essa palavra está.
3. Determinar o tipo de instrução trazida.
4. Trazer a próxima instrução da memória até o registrador.
5. Voltar à primeira etapa para iniciar a execução da instrução seguinte.
6. Trazer a palavra para dentro de um registrador da CPU, se necessário.
7. Executar a instrução.

A sequência correta das etapas é:

A

1, 3, 4, 6, 2, 7, 5.

B

4, 1, 3, 2, 6, 7, 5.

C

3, 1, 2, 7, 5, 6, 4.

D

1, 2, 6, 7, 5, 3, 4.

E

3, 1, 2, 6, 4, 7, 5.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q193195

Ano: 2011 Banca: FCC Órgão: TRT - 19ª Região (AL) Prova: FCC - 2011 - TRT - 19ª Região (AL) - Analista Judiciário - Tecnologia da Informação |

Q193195 Arquitetura de Computadores

Em um barramento síncrono com 32 bits, considere:

- largura do barramento: 4 bytes;
- envio do endereço para a memória: 6 ns;
- leitura da memória: 20 ns;
- total envio do dado para o dispositivo: 6 ns.

Em função dos dados acima, o tempo total para a leitura de uma palavra será de

A

8 ns

B

16 ns

C

32 ns

D

64 ns

E

128 ns

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q193194

Ano: 2011 Banca: FCC Órgão: TRT - 19ª Região (AL) Prova: FCC - 2011 - TRT - 19ª Região (AL) - Analista Judiciário - Tecnologia da Informação |

Q193194 Arquitetura de Computadores

Os barramentos do tipo Backplane

A

balanceiam unicamente as demandas de comunicação memória-dispositivos de E/S.

B

são projetados para permitir que processador, memória e dispositivos de E/S possam coexistir em um único barramento.

C

são sempre construídos no backplane da máquina.

D

dispensam a necessidade de padronização

E

dispensam lógica adicional para interface barramento de backplane-dispositivo.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q193193

Ano: 2011 Banca: FCC Órgão: TRT - 19ª Região (AL) Prova: FCC - 2011 - TRT - 19ª Região (AL) - Analista Judiciário - Tecnologia da Informação |

Q193193 Arquitetura de Computadores

No contexto do nível ISA (Instruction Set Architecture) está INCORRETO:

A

ISA é o nível que define a interface entre os compiladores e o hardware.

B

A maioria das máquinas tem um único espaço de endereço linear que se estende a partir do endereço 0.

C

Algumas máquinas têm espaços de endereços se-parados para instruções e dados.

D

Em máquinas com espaços de endereços separados para instruções e dados, todas as escritas vão automaticamente para o espaço de dados, impossibilitando, dessa forma, sobrescrever o programa.

E

Todos os registradores visíveis no nível de micro-arquitetura também são visíveis no nível ISA.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q165255

Ano: 2011 Banca: FUMARC Órgão: BDMG Prova: FUMARC - 2011 - BDMG - Analista de Sistemas |

Q165255 Arquitetura de Computadores

Em relação aos sistemas de numeração e representação de dados, analise as seguintes afirmativas:

I. O número 10001 em binário corresponde ao número 17 na representação decimal.

II. D na representação hexadecimal corresponde ao número 1110 em binário.

III. BBB na representação hexadecimal corresponde ao número 3003 na representação decimal.

Marque a alternativa CORRETA:

A

apenas as afirmativas I e II são verdadeiras.

B

apenas as afirmativas I e III são verdadeiras.

C

apenas as afirmativas II e III são verdadeiras.

D

todas as afirmativas são verdadeiras.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q154702

Ano: 2011 Banca: CESGRANRIO Órgão: Transpetro Prova: CESGRANRIO - 2011 - Transpetro - Analista de Sistemas Júnior |

Q154702 Arquitetura de Computadores

Texto associado

Considere o cenário descrito abaixo, para responder
às questões de nos
34 e 35.

Segue-se o trecho final de uma memória principal, onde
o endereço FFF representa a maior posição endereçável.
Todos os números são apresentados em hexadecimal.

Considere agora um trecho de uma memória cache interligada à memória principal apresentada. Cada linha abriga um bloco de memória com duas células. No exemplo ilustrado a seguir, a linha 220 armazena o bloco que contém as células de endereços FF8 e FF9.
Imagem 011.jpg

O processador então envia uma solicitação de escrita à memória principal na célula FF9. Após a operação ser completada, a memória cache tem o valor alterado para 3EBF, mas a memória principal mantém armazenado o valor anterior, que é 3EBC.
Imagem 012.jpg

Considerando-se esse cenário, tem-se que a memória cache implementa a

A

política de escrita conhecida como escrita somente no retorno (write back).

B

política de escrita conhecida como escrita uma vez (write once).

C

política de mapeamento de escrita em blocos conhecida por LFU (least frequently used).

D

técnica de mapeamento de blocos da memória principal conhecida como mapeamento direto.

E

técnica de mapeamento de blocos da memória principal conhecida como mapeamento associativo.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q154701

Ano: 2011 Banca: CESGRANRIO Órgão: Transpetro Prova: CESGRANRIO - 2011 - Transpetro - Analista de Sistemas Júnior |

Q154701 Arquitetura de Computadores

Texto associado

Considere o cenário descrito abaixo, para responder
às questões de nos
34 e 35.

Segue-se o trecho final de uma memória principal, onde
o endereço FFF representa a maior posição endereçável.
Todos os números são apresentados em hexadecimal.

O número máximo de células que essa memória pode conter será igual a

A

512

B

1024

C

2048

D

4096

E

8192

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q154700

Ano: 2011 Banca: CESGRANRIO Órgão: Transpetro Prova: CESGRANRIO - 2011 - Transpetro - Analista de Sistemas Júnior |

Q154700 Arquitetura de Computadores

Seja N uma base de numeração, e os números Imagem 008.jpg

. Sabendo-se que a igualdade B + D = A + E.C é válida, o produto de valores válidos para a base N é

A

24

B

35

C

36

D

42

E

45

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q154699

Ano: 2011 Banca: CESGRANRIO Órgão: Transpetro Prova: CESGRANRIO - 2011 - Transpetro - Analista de Sistemas Júnior |

Q154699 Arquitetura de Computadores

O relógio de um processador consiste em um dispositivo que tem como finalidade sincronizar e cadenciar (controlar a velocidade) as ações executadas por essa unidade. Em cada ciclo (intervalo de tempo entre o início da subida/ descida de um pulso até o início de sua descida/subida), uma ação é realizada pelo processador.
Se o intervalo de tempo entre duas ações consecutivas de um processador é igual a 2 nanossegundos, qual será a sua frequência em Gigahertz (GHz)?

A

0,25

B

0,50

C

1,00

D

1,50

E

2,00

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q153119

Ano: 2011 Banca: FCC Órgão: INFRAERO Prova: FCC - 2011 - INFRAERO - Analista de redes e comunicação de dados |

Q153119 Arquitetura de Computadores

A norma TIA-942 classifica os Data Centers em quatro níveis (Tiers), havendo para cada um deles um conjunto de requisitos obrigatórios que devem ser observados. Nesse contexto, considere os pontos de falha descritos na norma:

I. Caso não se implemente uma MDA (Main Distribution Area) secundária, se a MDA primária falhar, o sistema cessa.

II. Caso não se implemente uma HDA (Horizontal Distribution Area) secundária, se a HDA primária falhar, o sistema cessa.

Os pontos de falha descritos nos itens I e II estão contidos,

A

exclusivamente, no nível Tier II - Componentes Redundantes.

B

exclusivamente, no nível Tier III - Sistema Auto Sustentado.

C

exclusivamente, no nível Tier IV - Sem Tolerância a Falhas.

D

respectivamente, nos níveis Tier I - Básico e Tier II - Componentes redudantes.

E

respectivamente, nos níveis Tier III - Sistema Auto Sustentado e Tier IV - Sem Tolerância a Falhas.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q147110

Ano: 2011 Banca: FCC Órgão: TRE-AP Prova: FCC - 2011 - TRE-AP - Analista Judiciário - Análise de Sistemas |

Q147110 Arquitetura de Computadores

Substituição de página por aproximação LRU (Least Recently Used) é uma solução associada ao conceito de

A

banda larga.

B

segurança da informação.

C

impressão off-line.

D

memória virtual.

E

arquitetura OLAP.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q147109

Ano: 2011 Banca: FCC Órgão: TRE-AP Prova: FCC - 2011 - TRE-AP - Analista Judiciário - Análise de Sistemas |

Q147109 Arquitetura de Computadores

Considere:

I. Acesso à memória limitado a instruções de carga e armazenamento (load e store).
II. Formato de instrução facilmente descodificável e de tamanho fixo.
III. Execução de instruções em um único ciclo de clock.

I, II e III referem-se às características

A

da BIOS.

B

da EPROM.

C

do programa montador.

D

do processador RISC.

E

do processador CISC.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q141724

Ano: 2011 Banca: COPEVE-UFAL Órgão: UFAL Prova: COPEVE-UFAL - 2011 - UFAL - Analista de Tecnologia da Informação |

Q141724 Arquitetura de Computadores

Nos computadores atuais, a memória RAM e o processador ficam localizados

A

na placa mãe.

B

na placa controladora.

C

na placa de processamento.

D

na unidade lógica e aritmética.

E

no controlador de entrada e saída.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q141708

Ano: 2011 Banca: COPEVE-UFAL Órgão: UFAL Prova: COPEVE-UFAL - 2011 - UFAL - Analista de Tecnologia da Informação |

Q141708 Arquitetura de Computadores

Em um compilador, o analisador léxico

A

cria uma estrutura de dados.

B

cria o código objeto.

C

cria uma sequência de símbolos.

D

cria uma gramática livre de contexto.

E

cria um código intermediário.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Q141698

Ano: 2011 Banca: COPEVE-UFAL Órgão: UFAL Prova: COPEVE-UFAL - 2011 - UFAL - Analista de Tecnologia da Informação |

Q141698 Arquitetura de Computadores

1001+1010=10011 no sistema de numeração binário é equivalente a

A

9+8=17 no sistema de numeração decimal.

B

10+11=21 no sistema de numeração decimal.

C

9+10=19 no sistema de numeração decimal.

D

7+12=19 no sistema de numeração decimal.

E

11+12=23 no sistema de numeração decimal.

Você errou! Resposta:

Acesse Comentários para encontrar explicações sobre a solução da questão.

Parabéns! Você acertou!

Aprenda mais ensinando outros alunos ao comentar esta questão.

Quer um estudo ilimitado?

Quer um estudo ilimitado?

Questões de Concurso Sobre arquitetura de computadores

Foram encontradas 6.619 questões