Questões de Arquitetura de Computadores para Concurso - Página 190

Q1086700

Ano: 2019 Banca: Colégio Pedro II Órgão: Colégio Pedro II Prova: Colégio Pedro II - 2019 - Colégio Pedro II - Professor - Ciência da Computação |

Q1086700 Arquitetura de Computadores

Considere as seguintes etapas para a montagem de um PC:
I. [Fixação das placas de expansão] -> Fixar placas de vídeo, áudio, dentre outras, que que não estejam onboard na placa-mãe. II. [Fixação da placa-mãe no gabinete] -> Parafusar a placa-mãe no gabinete utilizando parafusos e espaçadores apropriados. III. [Preparação da placa-mãe] -> Instalar memórias, processador e cooler, além de revisar os jumpers. IV. [Fixação do disco rígido e unidades de CD/DVD] -> Parafusar essas unidades no gabinete. V. [Preparação do gabinete] -> Abrir o gabinete e fazer os preparativos mecânicos para a montagem.
A ordem correta de execução dessas etapas é

A

I, II, III, IV, V

B

V, III, II, IV, I

C

V, II, III, IV, I

D

V, III, IV, I, II

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

Q1086699

Ano: 2019 Banca: Colégio Pedro II Órgão: Colégio Pedro II Prova: Colégio Pedro II - 2019 - Colégio Pedro II - Professor - Ciência da Computação |

Q1086699 Arquitetura de Computadores

Descargas eletroestáticas podem causar nos chips dois tipos de falhas:
catastróficas: os chips deixam de funcionar imediatamente após a descarga eletroestática; latentes: o equipamento funciona bem, porém após algum tempo a falha é manifestada, de forma permanente ou intermitente.

Assinale a alternativa que indica uma maneira INCORRETA de evitar descargas eletroestáticas.

A

Tocar com as duas mãos em uma janela metálica, sem pintura, antes de segurar o componente.

B

Utilizar uma pulseira antiestática ligada a um ponto de terra na rede elétrica.

C

Segurar as placas pelas bordas, sem encostar nos chips e conectores.

D

Segurar apenas pelos contatos metálicos ao manusear processadores

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

Q1086698

Ano: 2019 Banca: Colégio Pedro II Órgão: Colégio Pedro II Prova: Colégio Pedro II - 2019 - Colégio Pedro II - Professor - Ciência da Computação |

Q1086698 Arquitetura de Computadores

Considere as afirmações a seguir, sobre arquitetura CISC e RISC.
I. As máquinas com arquitetura RISC executam uma quantidade reduzida de instruções em relação às de arquitetura CISC. II. As máquinas com arquitetura RISC utilizam pipelining. III. Em máquinas de mesmo porte, a quantidade de registradores é maior nos processadores com arquitetura do tipo RISC do que nos processadores com arquitetura CISC. IV. As máquinas de arquitetura CISC têm uma menor quantidade de modos de endereçamento das instruções, o que reduz seu tempo de execução.
São verdadeiras

A

I, II e III.

B

I, II e IV.

C

I, III e IV.

D

II, III e IV.

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

Q1086696

Ano: 2019 Banca: Colégio Pedro II Órgão: Colégio Pedro II Prova: Colégio Pedro II - 2019 - Colégio Pedro II - Professor - Ciência da Computação |

Q1086696 Arquitetura de Computadores

Assinale a alternativa que representa o número 1980₁₀ em base binária.

A

01101001111

B

01110001111

C

10110111100

D

11110111100

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

Q1086382

Ano: 2019 Banca: COVEST-COPSET Órgão: UFPE Prova: COVEST-COPSET - 2019 - UFPE - Técnico de Tecnologia da Informação - Sistemas |

Q1086382 Arquitetura de Computadores

A respeito das memórias usadas em computadores, é correto afirmar que:

A

o tempo de acesso à memória principal é maior do que o de acesso aos registradores.

B

as memórias são definidas em termos de Kbytes (quilobytes), MBytes (megabytes) e Gbytes (gigabytes). Um Kbyte (quilobyte) corresponde a 1024 bytes ou 2⁸ bytes; um MByte (megabyte) corresponde a 1024 KBytes ou 2¹⁶ bytes; e um Gbyte (gigabyte) corresponde a 1024 Mbytes ou 2²⁴ bytes.

C

a Memória cache permite o backup dos dados do programa, armazenando as palavras de memória usadas menos recentemente.

D

a Memória Secundária permite armazenar uma maior quantidade de dados e instruções por um período de tempo mais curto.

E

ROM, RAM, PROM, DRAM e EEPROM são tipos de memórias não voláteis.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Q1086381

Ano: 2019 Banca: COVEST-COPSET Órgão: UFPE Prova: COVEST-COPSET - 2019 - UFPE - Técnico de Tecnologia da Informação - Sistemas |

Q1086381 Arquitetura de Computadores

Acerca dos componentes de um computador, assinale a alternativa correta.

A

Os Registradores são elementos de armazenamento não volátil.

B

O Registrador mais importante é o contador de programa que indica a próxima instrução a ser buscada para execução.

C

A CPU, também chamada de Unidade Lógica, realiza as operações da função de processamento de dados.

D

A Memória Principal serve apenas para armazenar os dados que estão sendo usados pelo processador.

E

A CPU é composta por registradores, memória principal, memória cache e dispositivos de entrada e saída.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

Q1084761

Ano: 2019 Banca: CCV-UFC Órgão: UFC Prova: CCV-UFC - 2019 - UFC - Engenheiro - Engenharia da Computação |

Q1084761 Arquitetura de Computadores

Nas arquiteturas de processadores RISC e CISC, é crucial a otimização do acesso à memória, dado que, à época em que as duas arquiteturas emergiram, era um recurso caro e escasso, e com impacto direto no desempenho da execução das instruções de um programa. Esta influência no desempenho tem relação com a velocidade de acesso aos diversos níveis de memória. Neste contexto, é sequência em ordem decrescente de velocidade de acesso de tipos de memória é:

A

registrador – cache – memória principal – memória secundária

B

memória principal – memória secundária – registrador – cache

C

cache – memória principal – memória secundária – registrador

D

memória secundária – memória principal – cache – registrador

E

cache – registrador – memória secundária – memória principal

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

Q1084760

Ano: 2019 Banca: CCV-UFC Órgão: UFC Prova: CCV-UFC - 2019 - UFC - Engenheiro - Engenharia da Computação |

Q1084760 Arquitetura de Computadores

Comum entre processadores de arquiteturas RISC, a técnica de paralelismo que permite que a execução de instruções seja subdividida em partes (estágios) especializadas que são executadas por partes dedicadas do hardware, em paralelo, se chama:

A

SIMD

B

Caching

C

Pipeline

D

Overhead

E

Preemptividade

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

Q1084759

Ano: 2019 Banca: CCV-UFC Órgão: UFC Prova: CCV-UFC - 2019 - UFC - Engenheiro - Engenharia da Computação |

Q1084759 Arquitetura de Computadores

Com relação às diferenças entre as arquiteturas RISC e CISC, é correto afirmar:

A

O RISC dispõe de uma quantidade de instruções menor quando comparado ao CISC.

B

As instruções na arquitetura CISC são de tamanho fixo enquanto no RISC têm tamanho variável.

C

O projeto da arquitetura CISC tem o seu foco na velocidade enquanto no RISC o foco é a flexibilidade.

D

Na arquitetura CISC, o acesso aos dados se dá via memória enquanto na arquitetura RISC se dá via registradores.

E

Processadores RISC utilizam com mais frequência o cache e a memória principal, enquanto os CISC utilizam mais os registradores.

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

Q1084758

Ano: 2019 Banca: CCV-UFC Órgão: UFC Prova: CCV-UFC - 2019 - UFC - Engenheiro - Engenharia da Computação |

Q1084758 Arquitetura de Computadores

É um exemplo de plataforma de processador baseada majoritariamente na arquitetura CISC:

A

ARM

B

80386

C

PowerPC

D

UltraSPARC

E

MIPS R2000

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Q1084742

Ano: 2019 Banca: CCV-UFC Órgão: UFC Prova: CCV-UFC - 2019 - UFC - Engenheiro - Engenharia da Computação |

Q1084742 Arquitetura de Computadores

Marque a alternativa errada a respeito de armazenamento e operações de números, em ponto flutuante e ponto fixo.

A

A operação de adição de números armazenados em ponto fixo não pode reutilizar os circuitos de adição de números inteiros.

B

Utilizando-se um formato 2.2 em ponto fixo, ou seja, dois bits para a parte inteira e dois bits para a parte fracionária, o número binário 11.11 de quatro bits representa o número 3.75 em formato decimal.

C

A operação de números armazenados em ponto flutuante requer circuitos de hardware específicos, e que ocupam mais área e gastam mais energia do que os circuitos de adição de números inteiros.

D

No caso de armazenamento de ponto fixo, é desejável conhecer a priori as características de máximo e mínimo, tanto da parte inteira, quanto da parte fracionária, de forma a se fazer uma alocação adequada dos bits disponíveis, para as partes inteira e fracionária.

E

Em formato de ponto flutuante, o armazenamento se dar em duas partes, mantissa e expoente, considerando-se a base fixa. Já em formato de ponto fixo, o armazenamento se dar também em duas partes, porém as partes são parte inteira e parte fracionária.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

Q1084741

Ano: 2019 Banca: CCV-UFC Órgão: UFC Prova: CCV-UFC - 2019 - UFC - Engenheiro - Engenharia da Computação |

Q1084741 Arquitetura de Computadores

Cortex-M é uma família de processadores 32 bits da empresa ARM. Na família cortex-M, ao inserirmos uma word de 4 bytes na pilha, os 4 bytes são armazenados de forma que o byte mais significativo é armazenado em (SP-1) e os demais bytes da word são armazenados nas posições de memória cujos endereços antecedem o endereço (SP-1), sendo SP o registrador de Stack Pointer. De posse destas informações e sabendo que antes da execução do trecho de código a seguir, os registradores r1, r2, r3 e SP contêm respectivamente os valores 0xAABBCCDD, 0x11223300, 0x44556677 e 0x20000400, assinale a opção que apresenta corretamente os valores armazenados nas posições de memória 0x20000400, 0x200003FF, 0x200003FE, 0x200003FD e 0x200003FC, após a execução do trecho de código a seguir. 0xXX significa que a partir das informações fornecidas, é impossível determinar o valor armazenado na referida posição.
push {r1} push {r2} pop {r1} pop {r2} push {r1} push {r2} push {r3}

A

0xXX, 0x11,0x22,0x33,0x00

B

0xXX, 0x33, 0x22,0x11,0x00

C

0x11,0x22,0x33,0x00, 0xXX

D

0xDD, 0xCC, 0xBB, 0xAA,0xXX

E

0xXX, 0xAA, 0xBB, 0xCC, 0xDD

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

Q1084740

Ano: 2019 Banca: CCV-UFC Órgão: UFC Prova: CCV-UFC - 2019 - UFC - Engenheiro - Engenharia da Computação |

Q1084740 Arquitetura de Computadores

Marque a alternativa errada a respeito dos blocos MAC (multiply and accumulate).

A

Um bloco MAC é um dispositivo com “memória” interna.

B

FPGAs e processadores digitais de sinais podem conter vários blocos MACs.

C

Blocos MACs podem ser usados para acelerar a maioria dos algoritmos de processamento de sinais.

D

Um bloco MAC é uma estrutura de hardware comumente encontrada em processadores de sinais e FPGAs.

E

Um bloco MAC contém um tipo de algoritmo muito usado em processamento de sinais, especialmente para reconhecimento de voz.

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

Q1084739

Ano: 2019 Banca: CCV-UFC Órgão: UFC Prova: CCV-UFC - 2019 - UFC - Engenheiro - Engenharia da Computação |

Q1084739 Arquitetura de Computadores

Marque a alternativa errada a respeito de processadores baseados em pipelines.

A

Hazards podem ser estruturais, de dados ou de controle.

B

De um modo geral, a meta do projetista de um pipeline é balancear os estágios perfeitamente.

C

Pipeline é uma técnica de paralelização que acelera a execução individualizada de cada instrução.

D

Em um processador com pipeline, a ordem em que um conjunto de instruções são ordenadas pode resultar em um mesmo resultado funcional, porém em diferentes tempos de execução.

E

Em um pipeline perfeitamente balanceado, o tempo para terminar de executar instruções com pipeline é igual ao tempo por instrução na máquina sem pipeline dividido pelo número de estágios no pipeline.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

Q1084738

Ano: 2019 Banca: CCV-UFC Órgão: UFC Prova: CCV-UFC - 2019 - UFC - Engenheiro - Engenharia da Computação |

Q1084738 Arquitetura de Computadores

Considere as seguintes afirmativas a respeito de SoCs (System on Chip) e NoCs (Network on Chip):
I. SoCs homogêneos são formados por cores de um único tipo, enquanto SOCs heterogêneos são formados por cores de diferentes tipos; II. Para SoCs com um número reduzido de cores, a abordagem tradicional de comunicação se baseia em um barramento de comunicação compartilhados pelos vários cores; III. III Network On Chip ou NoCs representam uma alternativa aos tradicionais barramentos de comunicação, quando o número de cores é elevado; IV. IV Uma NoC é composta por um conjunto de roteadores e canais ponto-a-ponto interconectando os roteadores, além das interfaces de rede (NI ou Network Interface); V. A Network Interface (NI) de uma NOC é a unidade que, de forma transparente, conecta o core ao roteador, sendo responsável por adaptar o protocolo de comunicação usado pelo core para o da NoC.
Assinale a alternativa correta.

A

Somente as afirmativas I e IV são verdadeiras.

B

Somente as afirmativas I, II e V são verdadeiras.

C

Somente as afirmativas II, III e V são verdadeiras.

D

Somente as afirmativas I, II, III e IV são verdadeiras.

E

Todas as afirmativas são verdadeiras.

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

Q1084737

Ano: 2019 Banca: CCV-UFC Órgão: UFC Prova: CCV-UFC - 2019 - UFC - Engenheiro - Engenharia da Computação |

Q1084737 Arquitetura de Computadores

Considere as seguintes afirmativas a respeito da interface de comunicação I2C:
I. A interface I2C completa (transmit and receive) é composta de 3 sinais, MISO (Master Input Slave Output), MOSI (Master Output Slave Input) e Clock; II. A interface I2C não requer sinais extras para ativar e desativar os dispositivos conectados, pois os slaves têm endereços, e as mensagens contêm o endereço do destino; III. O controlador I2C Master pode ser configurado para Master transmit and receive, Master transmit only, Master receive only, dependendo do slave com que irá se comunicar. Isto implica na redução da contagem dos sinais necessários para situações em que apenas um dos dispositivos (o master ou o slave) irá transmitir; IV. Os bits de Clock Polarity e Clock Phase do controlador I2C Master determinam o instante da amostragem do dado em relação ao clock, bem como o nível lógico do estado idle da linha de clock; V. I2C é uma interface síncrona.
Assinale a alternativa correta.

A

Somente as afirmativas I e IV são verdadeiras.

B

Somente as afirmativas II e V são verdadeiras.

C

Somente as afirmativas I, II e III são verdadeiras.

D

Somente as afirmativas II, IV e V são verdadeiras.

E

Todas as afirmativas são verdadeiras.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Q1084736

Ano: 2019 Banca: CCV-UFC Órgão: UFC Prova: CCV-UFC - 2019 - UFC - Engenheiro - Engenharia da Computação |

Q1084736 Arquitetura de Computadores

Marque a alternativa errada a respeito da interface SPI.

A

SPI é uma interface síncrona.

B

Apesar de a interface SPI ser composta de apenas 3 sinais, há a necessidade de sinais extras para ativar e desativar os dispositivos conectados, de forma que sempre haja apenas um dispositivo master ativo e vários slaves ativos.

C

A interface SPI completa (transmit and receive) é composta de 3 sinais, MISO (Master Input Slave Output), MOSI (Master Output Slave Input) e Clock.

D

O controlador SPI Master pode ser configurado para Master transmit and receive, Master transmit only, Master receive only, dependendo do slave com que irá se comunicar.

E

Os bits de Clock Polarity e Clock Phase do controlador SPI Master determinam o instante da amostragem do dado em relação ao clock, bem como o nível lógico do estado idle da linha de clock.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

Q1084031

Ano: 2019 Banca: IBFC Órgão: IDAM Provas: IBFC - 2019 - IDAM - Assistente Técnico | IBFC - 2019 - IDAM - Técnico - Agropecuária Pesqueiros | IBFC - 2019 - IDAM - Técnico - Agropecuária Florestal | IBFC - 2019 - IDAM - Técnico - Agropecuária Agrícola | IBFC - 2019 - IDAM - Técnico - Extensionista Social |

Q1084031 Arquitetura de Computadores

Os computadores atuais são todos baseados na lógica binária. O sistema binário é um sistema de numeração posicional em que todas as quantidades se representam com base em dois números que são respectivamente o:

A

0 (zero) e o 1 (um)

B

-1 (um negativo) e o +1 (um positivo)

C

-0 (zero negativo) e o +0 (zero positivo)

D

o 1 (um) e o 2 (dois)

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

Q1083993

Ano: 2019 Banca: Prefeitura de Imperatriz - MA Órgão: Prefeitura de Imperatriz - MA Prova: Prefeitura de Imperatriz - MA - 2019 - Prefeitura de Imperatriz - MA - Técnico em Informática |

Q1083993 Arquitetura de Computadores

Estando determinada impressora conectada à única porta USB em um computador, e havendo a necessidade de conectar de forma simultânea neste mesmo computador duas ou mais impressoras, que utilizam conector USB, qual equipamento adequado a ser utilizado?

A

Utilizar uma porta paralela com saída USB;

B

Utilizar um modem USB;

C

Utilizar um adaptador USB para PS/2;

D

Utilizar um hub USB.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

Q1083187

Ano: 2019 Banca: Quadrix Órgão: FHGV Prova: Quadrix - 2019 - FHGV - Técnico em Informática |

Q1083187 Arquitetura de Computadores

A técnica em que é possível combinar todos os espaços vazios na memória, deixados pelas trocas de processos, em um único espaço contíguo de memória, movendo‐os, o máximo possível, para os endereços mais baixos, é denominada

A

swapping.

B

memória virtual.

C

compactação de memória.

D

registrador‐base.

E

realocação estática.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

7.7: MENOR PREÇO É HOJE!

7.7: MENOR PREÇO É HOJE!

Questões de Concurso Sobre arquitetura de computadores

Foram encontradas 7.867 questões