Questões de Arquitetura de Computadores para Concurso - Página 13

Q3999788

Ano: 2026 Banca: Aeronáutica Órgão: EEAR Prova: Aeronáutica - 2026 - EEAR - Sargento - Código 46 |

Q3999788 Arquitetura de Computadores

Sobre processadores, modelo de Von Neumann é também chamado

A

computador EDVAC.

B

computador de programa fixo.

C

computador controlado por programa.

D

computador de programa armazenado.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

Q3999780

Ano: 2026 Banca: Aeronáutica Órgão: EEAR Prova: Aeronáutica - 2026 - EEAR - Sargento - Código 46 |

Q3999780 Arquitetura de Computadores

Assinale a alternativa que completa corretamente as lacunas abaixo.

A arquitetura de uma placa-mãe variará dependendo da plataforma, isto é, dependendo __________ e __________ utilizados.

A

da memória - do HD/SSD

B

do processador - do chipset

C

da memória - do processador

D

do conector de vídeo - do chipset

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

Q3999779

Ano: 2026 Banca: Aeronáutica Órgão: EEAR Prova: Aeronáutica - 2026 - EEAR - Sargento - Código 46 |

Q3999779 Arquitetura de Computadores

Avalie as informações abaixo sobre os modos de operação de processadores.
I- Modo de Compatibilidade: o processador pode operar nos modos protegidos de 16 bits ou de 32 bits quando estão rodando um sistema operacional de 64 bits.
II- Modo Protegido de 16 Bits: nesse modo de operação, o processador passava a ter os seguintes recursos: proteção de memória, multitarefa, paginação, memória virtual.
III- Modo Real: este é o modo de operação em que todos os processadores x86 trabalham quando são ligados, e o sistema operacional, durante a sua carga, envia uma instrução ao processador para ele mudar para um dos outros modos existentes.
IV- Modo de Gerenciamento do Sistema, mais conhecido como SMM (System Management Mode), é usado para o processador lidar com uma interrupção de software chamada interrupção de gerenciamento do sistema (SMI, System Management Interrupt), que é normalmente gerada pela placa-mãe (chipset) em situações de gerenciamento térmico que necessitam da atenção do processador.
Está correto o que se afirma em

A

I e II.

B

I e III.

C

II e IV.

D

III e IV.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

Q3999778

Ano: 2026 Banca: Aeronáutica Órgão: EEAR Prova: Aeronáutica - 2026 - EEAR - Sargento - Código 46 |

Q3999778 Arquitetura de Computadores

Qual símbolo é usado para indicar a taxa de atualização das placas de vídeo juntamente com a resolução? Exemplo: “1024 x 768 ____ 75 Hz”.

A

*

B

#

C

@

D

&

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

Q3999470

Ano: 2026 Banca: Aeronáutica Órgão: EEAR Prova: Aeronáutica - 2026 - EEAR - Sargento - Código 22 |

Q3999470 Arquitetura de Computadores

Quanto ao tipo de armazenamento, quais são as classificações das memórias?

A

Acesso aleatório e acesso sequencial.

B

Volátil e acesso sequencial.

C

Estáticas e dinâmicas.

D

Volátil e estáticas.

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

Q3999467

Ano: 2026 Banca: Aeronáutica Órgão: EEAR Prova: Aeronáutica - 2026 - EEAR - Sargento - Código 22 |

Q3999467 Arquitetura de Computadores

Assinale a alternativa que completa a frase abaixo.

O código ASCII é um código com ______, cada caractere é obtido convertendo-se o valor ______ em ______.

A

7 bits - hexadecimal - binário

B

7 bits - octal - decimal

C

8 bits - hexadecimal - decimal

D

8 bits - octal - binário

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Q3999461

Ano: 2026 Banca: Aeronáutica Órgão: EEAR Prova: Aeronáutica - 2026 - EEAR - Sargento - Código 22 |

Q3999461 Arquitetura de Computadores

Assinale a alternativa que completa a definição abaixo.
__________ - Memória na qual o tempo de acesso varia conforme o endereço. Determinada palavra armazenada é encontrada percorrendo-se todos os endereços até que o desejado seja alcançado.

A

Memória de acesso sequencial - (SAM)

B

Memória de acesso aleatório - (RAM)

C

Memória de leitura e escrita - (RWM)

D

Memória apenas de leitura - (ROM)

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

Q3999450

Ano: 2026 Banca: Aeronáutica Órgão: EEAR Prova: Aeronáutica - 2026 - EEAR - Sargento - Código 22 |

Q3999450 Arquitetura de Computadores

Qual memória requer a aplicação de tensão elétrica para armazenar a informação?

A

Volátil.

B

Estática.

C

Dinâmica.

D

Não volátil.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

Q3999435

Ano: 2026 Banca: Aeronáutica Órgão: EEAR Prova: Aeronáutica - 2026 - EEAR - Sargento - Código 22 |

Q3999435 Arquitetura de Computadores

Assinale a alternativa que contém exemplos de memória não volátil.

A

EPROM - SRAM - DRAM

B

EPROM - PROM - ROM

C

RAM - SRAM - PROM

D

RAM - SAM - ROM

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

Q3999427

Ano: 2026 Banca: Aeronáutica Órgão: EEAR Prova: Aeronáutica - 2026 - EEAR - Sargento - Código 22 |

Q3999427 Arquitetura de Computadores

As células desse tipo de memória são essencialmente flip - flops que permanecem em dado estado (armazena um bit) indefinidamente, desde que a alimentação do circuito não seja interrompida. Trata-se da memória

A

SRAM.

B

DRAM.

C

EPROM.

D

EEPROM.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

Q3999425

Ano: 2026 Banca: Aeronáutica Órgão: EEAR Prova: Aeronáutica - 2026 - EEAR - Sargento - Código 22 |

Q3999425 Arquitetura de Computadores

Qual termo usado para um grupo de 8 bits?

A

Base octal.

B

Nibble.

C

Byte.

D

Bit.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Q3999423

Ano: 2026 Banca: Aeronáutica Órgão: EEAR Prova: Aeronáutica - 2026 - EEAR - Sargento - Código 22 |

Q3999423 Arquitetura de Computadores

Quantos nibbles têm o número abaixo?

0110 0111 0000 0011 0101 1111

A

3.

B

4.

C

5.

D

6.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

Q3999142

Ano: 2026 Banca: DMAES de Ponte Nova - MG Órgão: DMAES de Ponte Nova - MG Prova: DMAES de Ponte Nova - MG - 2026 - DMAES de Ponte Nova - MG - Operador de Estação de Captação, Tratamento e Distribuição de Água |

Q3999142 Arquitetura de Computadores

Considerando os fundamentos de hardware e os componentes internos de um computador, assinale a opção CORRETA:

A

A memória cache possui maior capacidade que a memória RAM e é uƟlizada para armazenamento permanente de dados frequentemente acessados pelo processador.

B

A memória ROM é volátil e armazena temporariamente dados utilizados durante a execução de programas, sendo apagada ao desligar o computador.

C

O SSD, por não possuir partes mecânicas, apresenta menor velocidade de leitura e escrita em comparação ao HD, porém maior durabilidade.

D

A memória cache é uma memória de alta velocidade localizada próxima à CPU, utilizada para armazenar dados frequentemente acessados, reduzindo o tempo de acesso à memória principal.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

Q3992992

Ano: 2026 Banca: UNIOESTE Órgão: Câmara de São Miguel do Iguaçu - PR Prova: UNIOESTE - 2026 - Câmara de São Miguel do Iguaçu - PR - Auxiliar Administrativo |

Q3992992 Arquitetura de Computadores

Qual componente de hardware é responsável por fornecer energia elétrica para todos os componentes internos de um computador?

A

Placa-mãe.

B

Processador.

C

Fonte de Alimentação.

D

Memória RAM.

E

Disco Rígido.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Q3992343

Ano: 2026 Banca: UNIOESTE Órgão: Câmara de São Miguel do Iguaçu - PR Prova: UNIOESTE - 2026 - Câmara de São Miguel do Iguaçu - PR - Oficial Legislativo |

Q3992343 Arquitetura de Computadores

No contexto de informática em geral, o que significa a sigla CPU?

A

Central de Processamento Único.

B

Unidade Central de Processamento.

C

Centro de Programação Universal.

D

Unidade de Controle de Periféricos.

E

Circuito de Processamento Urbano.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

Q3978244

Ano: 2026 Banca: CESPE / CEBRASPE Órgão: SEDUC-PI Prova: CESPE / CEBRASPE - 2026 - SEDUC-PI - Professor da Educação Básica - Disciplina: Informática |

Q3978244 Arquitetura de Computadores

A unidade central de processamento (UCP) é composta de vários elementos, tais como ULA, RDM, REM, CI, RI e clock, interligados por meio de um barramento. Acerca desses componentes, assinale a opção correta.

A

Clock tem como função controlar a execução das instruções e os demais componentes da UCP, possuindo a lógica necessária para realizar a movimentação de dados e de instruções da/para a CPU por meio de sinais de controle (pulsos) em instantes de tempo programados.

B

Contador de instruções (CI) é um registrador, também denominado program counter (PC), que armazena a próxima instrução a ser buscada da memória a ser executada no processador.

C

Registrador de dados de memória (RDM), também denominado memory buffer register (MBR), é um registrador que armazena permanentemente as instruções interna da UCP.

D

Registrador de endereços de memória (REM), também denominado memory address register (MAR), armazena todos os endereços da memória RAM, mapeando-a no boot de forma permanente até o próximo reinício do computador.

E

Unidade lógica e aritmética (ULA) tem a função de armazenar a instrução matemática a ser executada pela UCP durante o ciclo de instrução.

Q3978243

Ano: 2026 Banca: CESPE / CEBRASPE Órgão: SEDUC-PI Prova: CESPE / CEBRASPE - 2026 - SEDUC-PI - Professor da Educação Básica - Disciplina: Informática |

Q3978243 Arquitetura de Computadores

A memória RAM

A

é mais rápida do que os registradores, mas armazenam menos dados que eles.

B

é mais lenta do que a memória ROM e armazenam menos dados que ela

C

possui latência menor que as memórias do tipo flash e armazenam dados exclusivos da CPU.

D

auxilia a CPU no processamento de dados, mesmo sendo volátil ― os dados nela contidos são perdidos sem energia elétrica.

E

é mais rápida do que as memórias do tipo cache e armazenam mais dados que elas.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Q3977945

Ano: 2026 Banca: SELECON Órgão: EMGEPRON Prova: SELECON - 2026 - EMGEPRON - Técnico de Informática |

Q3977945 Arquitetura de Computadores

Uma equipe de desenvolvimento de hardware deseja adquirir uma CPU com uma arquitetura na qual as memórias para instruções (programa) e para dados são fisicamente separadas, utilizando barramentos independentes para cada uma, de modo a permitir acesso simultâneo a comandos e a dados, aumentando, assim, a velocidade de processamento. Essa arquitetura, que é mais utilizada em microcontroladores e em sistemas de processamento de sinais digitais (DSPs), é denominada:

A

RISC

B

Harvard

C

Neander

D

Von Newman

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

Q3976023

Ano: 2026 Banca: IPEFAE Órgão: Prefeitura de Andradas - MG Prova: IPEFAE - 2026 - Prefeitura de Andradas - MG - Técnico em Informática |

Q3976023 Arquitetura de Computadores

Quando o acesso à memória cache resulta em uma falha, um bloco inteiro deve ser buscado na memória principal e colocado em uma linha na memória cache. Existem então várias políticas possíveis para definir a maneira como este bloco deve ser armazenado na memória cache. Essas políticas distintas são denominadas mapeamentos. Nesse contexto, é correto afirmar que, no mapeamento completamente associativo,

A

cada bloco da memória principal só pode ser armazenado em uma única linha na memória cache, segundo um critério definido pelo endereço do bloco na memória principal.

B

cada bloco da memória principal pode ser armazenado indistintamente em um determinado grupo de linhas na memória cache, chamado de conjunto.

C

cada bloco da memória principal pode ser armazenado indistintamente em um determinado grupo de linhas na memória cache, chamado de conjunto e o critério para a escolha desse conjunto é definido pelo endereço do bloco na memória principal.

D

um bloco da memória principal pode ser armazenado indistintamente em qualquer linha na memória cache.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

Q3976022

Ano: 2026 Banca: IPEFAE Órgão: Prefeitura de Andradas - MG Prova: IPEFAE - 2026 - Prefeitura de Andradas - MG - Técnico em Informática |

Q3976022 Arquitetura de Computadores

A forma mais simples do processador saber quando um determinado periférico está pronto para transferir dados, ou quando um determinado bit muda de valor, é testar essa condição continuamente, em loop (polling). Esta situação é denominada:

A

latência, respondendo à pergunta: “Como é que o processador sabe quando um determinado periférico está pronto para transferir dados?”.

B

espera ativa, porque o processador fica dedicado a essa espera.

C

taxa de transferência, respondendo à pergunta: “Qual é a forma mais rápida de transferir dados de e para um periférico, tendo o menor impacto na execução das atividades do processador?”.

D

espera passiva.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

🚀 Mais performance?

🚀 Mais performance?

Questões de Concurso Sobre arquitetura de computadores

Foram encontradas 7.860 questões