Questões de Arquitetura de Computadores para Concurso - Página 327

Q42262

Ano: 2010 Banca: CESGRANRIO Órgão: Petrobras Prova: CESGRANRIO - 2010 - BR Distribuidora - Analista de Sistemas Júnior - Infra-Estrutura |

Q42262 Arquitetura de Computadores

A denominação SMP refere-se tanto à arquitetura de hardware do computador quanto ao comportamento do sistema operacional que reflete esta arquitetura. Um SMP é um sistema de computador independente sobre o qual é INCORRETO afirmar que

A

existem dois ou mais processadores similares, com capacidade de computação compatível e que compartilham a mesma memória principal e facilidades de E/S.

B

o sistema é controlado por um sistema operacional integrado, que provê interação entre os processadores e seus programas, em nível de tarefas, de arquivos e de dados.

C

os processadores são conectados entre si por meio de um barramento ou de outro esquema de conexão interno, de forma que o tempo de acesso à memória é aproximadamente o mesmo para cada processador.

D

para resolver o problema de coerência de cache, utiliza um único cache para todos os processadores e adota a política de escrita direta onde as operações de escrita são usualmente efetuadas apenas sobre a cache, sendo a memória principal atualizada somente quando a linha correspondente é removida da cache.

E

como todos os processadores são capazes de desempenhar as mesmas funções, em um multiprocessador simétrico, uma falha em um único processador não causa a parada do sistema, podendo continuar a funcionar, com desempenho reduzido.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Q42261

Ano: 2010 Banca: CESGRANRIO Órgão: Petrobras Prova: CESGRANRIO - 2010 - BR Distribuidora - Analista de Sistemas Júnior - Infra-Estrutura |

Q42261 Arquitetura de Computadores

A taxonomia de Flynn é utilizada para classificar sistemas de processamento paralelo. A figura abaixo apresenta uma das categorias definidas por Flynn.

Imagem 013.jpg

Qual das arquiteturas a seguir pertence à categoria mostrada acima?

A

Uniprocessador.

B

Processadores vetoriais.

C

SMP.

D

UMA.

E

Cluster.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

Q42260

Ano: 2010 Banca: CESGRANRIO Órgão: Petrobras Prova: CESGRANRIO - 2010 - BR Distribuidora - Analista de Sistemas Júnior - Infra-Estrutura |

Q42260 Arquitetura de Computadores

A CPU é responsável pelo funcionamento sincronizado de todos os dispositivos de um sistema de computação, a fim de que eles contribuam adequadamente para a execução de uma instrução de máquina. Para cumprir seu papel, uma CPU possui diversos componentes como a unidade de controle (UC), o contador de instrução (CI) e o registrador de instrução (RI). Nessa perspectiva, analise as funções a seguir.

I - Buscar e transferir para a CPU a instrução de máquina a ser executada.
II - Interpretar a instrução de modo a identificar qual a operação a ser realizada pela unidade aritmética e lógica (UAL).
III - Emitir os sinais de controle e de sincronismo necessários à execução da operação que acabou de ser interpretada.

É(São) função(ões) da UC

A

I, apenas.

B

II, apenas.

C

I e II, apenas.

D

II e III, apenas.

E

I, II e III.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

Q42259

Ano: 2010 Banca: CESGRANRIO Órgão: Petrobras Prova: CESGRANRIO - 2010 - BR Distribuidora - Analista de Sistemas Júnior - Infra-Estrutura |

Q42259 Arquitetura de Computadores

Um computador projetado com 512 endereços tem possibilidade de armazenar, na memória principal, 512 células (endereçadas desde a posição 0 até a posição 511). Sabendo-se, que para esse computador, cada célula é projetada para armazenar 10 bits (palavras de 10 bits), considere as afirmações a seguir.

I - Esse computador tem a capacidade de armazenar 5.120 kbits.
II - O registrador de dados da memória armazena 10 bits e a barra de dados também permite a passagem de 10 bits simultaneamente.
III - O registrador de endereço de memória e a barra de endereços armazenam, no mínimo, 9 bits para que seja possível o acesso a todas as posições de memória.

Está(ão) correta(s) a(s) afirmação(ões)

A

I, apenas.

B

II, apenas.

C

I e II, apenas.

D

II e III, apenas.

E

I, II e III.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

Q42256

Ano: 2010 Banca: CESGRANRIO Órgão: Petrobras Prova: CESGRANRIO - 2010 - BR Distribuidora - Analista de Sistemas Júnior - Infra-Estrutura |

Q42256 Arquitetura de Computadores

Supondo operação em dois modos: paralelo - com todos os processadores totalmente utilizados, serial - com apenas um processador em uso, que fração da computação original pode ser sequencial para obter uma aceleração igual a 90 com 120 processadores?

A

0,25%

B

0,28%

C

0,33%

D

0,54%

E

0,75%

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

Q42054

Ano: 2010 Banca: FCC Órgão: DPE-SP Prova: FCC - 2010 - DPE-SP - Agente de Defensoria - Analista de Sistemas |

Q42054 Arquitetura de Computadores

Os relacionamentos entre as capacidades de armazenamento e os tempos de latência dos caches de memória são representados, respectivamente, pelas sequências

A

L1 < L2 < L3 e L1 = L2 = L3

B

L1 > L2 > L3 e L1 < L2 < L3

C

L1 < L2 < L3 e L1 > L2 > L3

D

L1 > L2 > L3 e L1 > L2 > L3

E

L1 < L2 < L3 e L1 < L2 < L3

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

Q42052

Ano: 2010 Banca: FCC Órgão: DPE-SP Prova: FCC - 2010 - DPE-SP - Agente de Defensoria - Analista de Sistemas |

Q42052 Arquitetura de Computadores

Para o processo de gravação e leitura dos dados em um disco rígido, a superfície de uma face do disco é dividida fisicamente em trilhas

A

setores e partições.

B

partições e clusters.

C

e partições.

D

e setores.

E

setores e cilindros.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Q42051

Ano: 2010 Banca: FCC Órgão: DPE-SP Prova: FCC - 2010 - DPE-SP - Agente de Defensoria - Analista de Sistemas |

Q42051 Arquitetura de Computadores

O número 20, em hexadecimal, somado ao número 20, em decimal, resultará no número, representado em binário, igual a

A

0010 1000.

B

0001 1100.

C

0011 0100.

D

0010 0010.

E

1000 0000.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

Q42050

Ano: 2010 Banca: FCC Órgão: DPE-SP Prova: FCC - 2010 - DPE-SP - Agente de Defensoria - Analista de Sistemas |

Q42050 Arquitetura de Computadores

A principal função do transdutor em um Módulo de Entrada/Saída do computador é

A

determinar a função a ser executada pelo dispositivo.

B

indicar o estado do dispositivo.

C

armazenar os dados em uma área temporária para serem transferidos.

D

controlar a operação de um dispositivo.

E

converter os dados codificados como sinais elétricos para alguma outra forma de energia ou vice-versa.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

Q40871

Ano: 2010 Banca: ESAF Órgão: SUSEP Prova: ESAF - 2010 - SUSEP - Analista Técnico - Prova 2 - Tecnologia da Informação |

Q40871 Arquitetura de Computadores

Na alocação particionada dinâmica de memória

A

ocorre fragmentação externa.

B

ocorre fragmentação interna.

C

não ocorre fragmentação externa.

D

não ocorre nenhuma fragmentação.

E

utilizam-se partições de tamanho fixo.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

Q40869

Ano: 2010 Banca: ESAF Órgão: SUSEP Prova: ESAF - 2010 - SUSEP - Analista Técnico - Prova 2 - Tecnologia da Informação |

Q40869 Arquitetura de Computadores

Em relação a compiladores, ligadores (link-editores) e interpretadores, é correto afirmar que

A

uma função importante do tradutor é a realocação.

B

o link-editor é o utilitário responsável por carregar, na memória principal, um programa para ser executado.

C

o depurador é o utilitário responsável por gerar, a partir de um ou mais módulos-objeto, um único programa executável.

D

o link-editor é o utilitário responsável por gerar, a partir de um ou mais módulos-objeto, um único programa executável.

E

a grande vantagem do uso de interpretadores é o tempo gasto na tradução de suas instruções sempre que é executado.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

Q40868

Ano: 2010 Banca: ESAF Órgão: SUSEP Prova: ESAF - 2010 - SUSEP - Analista Técnico - Prova 2 - Tecnologia da Informação |

Q40868 Arquitetura de Computadores

Em uma Arquitetura RISC

A

há poucos registradores.

B

há pouco uso da técnica pipelining.

C

as instruções possuem diversos formatos.

D

as instruções são realizadas por microcódigo.

E

as instruções utilizam poucos ciclos de máquina.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

Q40867

Ano: 2010 Banca: ESAF Órgão: SUSEP Prova: ESAF - 2010 - SUSEP - Analista Técnico - Prova 2 - Tecnologia da Informação |

Q40867 Arquitetura de Computadores

Segundo o conceito da Máquina de Von Neumann

A

apenas instruções ficam armazenadas.

B

instruções e dados são armazenados na mesma memória.

C

instruções e dados são armazenados em memórias distintas.

D

instruções e dados não são armazenados, com vistas à otimização do uso da memória.

E

os dados fi cam armazenados na memória, não havendo armazenamento de instruções.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

Q39731

Ano: 2010 Banca: FCC Órgão: TRF - 4ª REGIÃO Prova: FCC - 2010 - TRF - 4ª REGIÃO - Analista Judiciário - Tecnologia da Informação |

Q39731 Arquitetura de Computadores

Analise:

I. Drivers liberam o projetista de sistemas operacionais dos detalhes da interação com dispositivos de hardware.

II. Registradores são memórias de alta velocidade, localizadas em um processador, que guardam dados para uso imediato pelo processador.

III. A placa-mãe normalmente consiste em diversas camadas extremamente delgadas de silício contendo conexões elétricas microscópicas que servem como canais de comunicação e dão conectividade à placa.

IV. O Basic Input/Output System (BIOS) é um chip que armazena instruções para a iniciação e gerenciamento do hardware básico e carrega o componente inicial do sistema operacional na memória.

Está correto o que consta em

A

II, III e IV, apenas.

B

I, II, III e IV.

C

III e IV, apenas.

D

II e III, apenas.

E

I, III e IV, apenas.

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

Q39730

Ano: 2010 Banca: FCC Órgão: TRF - 4ª REGIÃO Prova: FCC - 2010 - TRF - 4ª REGIÃO - Analista Judiciário - Tecnologia da Informação |

Q39730 Arquitetura de Computadores

Sobre os processadores, é correto afirmar:

A

A maioria dos dispositivos envia continuamente ao processador um sinal denominado interrupção, mesmo sem a ocorrência de eventos.

B

Não é função dos processadores oferecer mecanis mos para proteção e gerenciamento da memória.

C

Não é função dos processadores informar aos sistemas operacionais sobre eventos, como erros na execução de programas e mudanças no estado de dispositivos.

D

A maioria dos sistemas operacionais depende de processadores para implementar seus mecanismos de proteção, impedindo processos de acessar instruções privilegiadas ou memórias que não lhe foram alocadas.

E

Se os processos tentarem violar os mecanismos de proteção de um sistema, o processador alerta os dispositivos de entrada/saída para que eles possam reagir.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

Q39729

Ano: 2010 Banca: FCC Órgão: TRF - 4ª REGIÃO Prova: FCC - 2010 - TRF - 4ª REGIÃO - Analista Judiciário - Tecnologia da Informação |

Q39729 Arquitetura de Computadores

Sobre o acesso direto à memória (Direct Memory Access ? DMA) é correto afirmar:

A

Um canal de acesso à memória (DMA) usa um controlador de entrada/saída para gerenciar transferências de dados entre dispositivos de entrada/saída e a memória principal.

B

Não é compatível com diversas arquiteturas de barramento.

C

Em arquiteturas legadas, como barramentos ISA, EISA ou MCA, um controlador de DMA não consegue gerenciar transferências entre a memória princi pal e dispositivos de entrada/saída

D

O DMA não melhora de forma significativa o desempenho em sistemas que executam grandes números de operações de entrada/saída (por exemplo, servi dores de grande porte).

E

Barramentos PCI empregam transferência por DMA de terceiros, o que requer um controlador para gerenciar o acesso ao barramento.

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

Q39541

Ano: 2010 Banca: FCC Órgão: TRT - 20ª REGIÃO (SE) Prova: FCC - 2010 - TRT - 20ª REGIÃO (SE) - Técnico Judiciário - Tecnologia da Informação |

Q39541 Arquitetura de Computadores

Existem basicamente três métodos de controle de entrada e saída: pooling (ou entrada e saída programada), E/S por interrupção e o DMA, que significa

A

Direct Main Access.

B

Data Memory Action.

C

Direct Memory Action.

D

Data Memory Access.

E

Direct Memory Access.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

Q38058

Ano: 2010 Banca: CESPE / CEBRASPE Órgão: TRE-MT Prova: CESPE - 2010 - TRE-MT - Analista Judiciário - Tecnologia da Informação |

Q38058 Arquitetura de Computadores

Durante a compilação de um código-fonte, a fase do compilador que é responsável por produzir uma sequência de tokens é a

A

análise léxica.

B

análise semântica.

C

análise sintática.

D

geração de código executável.

E

verificação de tipos.

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

Q38054

Ano: 2010 Banca: CESPE / CEBRASPE Órgão: TRE-MT Prova: CESPE - 2010 - TRE-MT - Analista Judiciário - Tecnologia da Informação |

Q38054 Arquitetura de Computadores

Acerca de barramentos usados em computadores, assinale a opção correta.

A

Os equipamentos mais modernos possuem pelo menos duas interfaces USB. O barramento USB permite conectar até 16 dispositivos com a utilização de um hub USB.

B

O barramento USB é compatível com o padrão plug and play, mas não suporta o recurso de hot plugging.

C

O padrão IEEE 1394a especifica taxas de transmissão de até 40 Mbps, enquanto a especificação IEEE 1394b especifica taxas de transmissão de até 400 Mbps.

D

O barramento ATA é mais versátil que o USB, permitindo a conexão de até 64 dispositivos no mesmo barramento.

E

A especificação USB 2.0 permite a transferência de dados a uma velocidade de até 480 Mbps.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

Q37865

Ano: 2010 Banca: FCC Órgão: DPE-SP Prova: FCC - 2010 - DPE-SP - Agente de Defensoria - Administrador de Banco de Dados |

Q37865 Arquitetura de Computadores

Na comunicação serial, para se transmitir um dado, são adicionados bits de sincronização e detecção de erros denominados

A

start bit, stop bit e connection bit.

B

call bit, end bit e connection bit.

C

start bit, stop bit e continuous bit.

D

call bit, end bit e parity bit..

E

start bit, stop bit e parity bit.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

🚀 Mais performance?

🚀 Mais performance?

Questões de Concurso Comentadas sobre arquitetura de computadores

Foram encontradas 7.078 questões