Questões de Concurso
Sobre barramento em arquitetura de computadores
Foram encontradas 546 questões
Acerca dos barramentos, do armazenamento de dados e da segurança da informação, julgue o item seguinte.
O barramento FSB (Front‑Side Bus) é responsável pela comunicação entre a unidade central de processamento (CPU) e a memória principal.
Com relação à memória cache, aos barramentos de entrada e saída (E/S), aos sistemas de arquivos e ao sistema operacional Linux, julgue o item seguinte.
Os barramentos E/S são utilizados apenas para conectar dispositivos externos, não sendo utilizados para comunicação entre componentes internos do computador.
Assinale a alternativa que preenche, correta e respectivamente, as lacunas do trecho acima.
Acerca da memória cache, dos barramentos de entrada e de saída (E/S) e do sistema operacional Linux, julgue o item a seguir.
Em um barramento assíncrono, a transferência é controlada por meio de sinais de controle de handshaking.
Assinale a alternativa que preenche, correta e respectivamente, as lacunas do trecho acima.
A seguir, são apresentadas quatro etapas do ciclo de execução de uma instrução:
I. A busca do código de operação na memória principal, localizado no endereço indicado pelo Ciclo de Instrução, e seu armazenamento no Registrador de Instrução.
II. A Unidade de Controle comanda a execução da instrução e, se necessário, processa os dados disponíveis nos registradores.
III. Caso a instrução exija, a Unidade de Controle busca o(s) dado(s) na memória e os armazena nos registradores. Esta fase se repete até que todos os dados necessários à execução sejam transferidos.
IV. O Decodificador de Instrução decodifica o código de operação contido no Registrador de Instrução.
A sequência correta dessas etapas, desde o início até a execução da instrução, é
Nesse contexto, analise as seguintes afirmações.
I. O barramento é o canal de comunicação responsável por interligar os componentes, viabilizando a troca de dados entre os diversos dispositivos. Ele pode ser utilizado para a transmissão de sinais de controle, instruções e dados.
II. O componente responsável por coordenar e gerenciar toda a atividade de um processador é a Unidade Lógica e Aritmética.
III. Os registradores são memórias de média velocidade e alta capacidade de armazenamento, porém seu uso é limitado devido ao alto custo.
Está correto o que se afirma em
Processadores modernos não utilizam barramentos de dados internos. Eles comunicam‑se diretamente com a memória e com outros componentes sem o uso de barramentos.
A largura do barramento de dados, geralmente medida em bits, determina quantos bits podem ser transferidos simultaneamente. Por exemplo, um barramento de 64 bits pode transferir 64 bits de dados de uma vez.
barramento PCI pode ser configurado como um barramento de 32 ou 64 bits. Estas são divididas em grupos funcionais. Associe cada grupo com suas respectivas particularidades.
I) Pinos do sistema
II) Pinos de endereços e de dados
III) Pinos de controle da interface
a) Incluem os pinos de clock e reset.
b) Incluem 32 linhas que são multiplexadas no tempo para endereços e dados. As outras linhas nesse grupo são usadas para interpretar e validar as linhas de sinal que carregam os endereços e dados.
c) Controlam a temporização de transações e oferecem coordenação entre iniciadores e destinos.
Embora exista uma grande variedade de implementações de barramento diferentes, existem poucos parâmetros ou elementos de projeto básicos que servem para classificar e diferenciar barramentos. As linhas de barramento podem ser separadas em dois tipos genéricos:
Dentro da hierarquia de barramento múltiplo de computadores, se muitos dispositivos estiverem conectados ao barramento, o desempenho será prejudicado. Existem três causas principais:
I) Quando o controle do barramento passa de um dispositivo para outro com frequência, os atrasos de propagação podem afetar visivelmente o desempenho.
II) À medida que a demanda de transferência de dados agregada se aproxima da capacidade do barramento. Como as taxas de dados geradas pelos dispositivos conectados estão crescendo rapidamente, essa é uma corrida que um barramento único por fim está destinado a perder.
III) Quando existe um barramento local que conecta o processador a um controlador de cache, que por sua vez, é conectado a um barramento do sistema que admite memória principal. O controlador de cache é integrado a uma ponte, ou dispositivo de armazenamento temporário (buffer), que se conecta ao barramento, o que afeta o desempenho.
São apresentadas situações prejudiciais ao desempenho do barramento verdadeiras em:
O padrão Publish/Subscribe é comumente utilizado em sistemas de computação distribuídos e em arquiteturas de barramento de mensagem.
Uma característica desse padrão é que o produtor de eventos deve
( ) O barramento ISA oferece uma alta largura de banda, permitindo maiores taxas de transferência de dados em comparação com as gerações anteriores de barramentos, como o PCI tradicional.
( ) O PCI Express se assemelha mais à Internet do que a um barramento tradicional, uma vez que se configura como uma rede ponto a ponto, usando troca de pacotes e linhas de bits em série.
( ) O PCI Express foi projetado para ser compatível com versões anteriores da mesma tecnologia.
As afirmativas são, respectivamente,