A automação predial traz uma série de benefícios, como economia de energia, aumento da segurança física e patrimonial, maior agilidade de operação e aumento do conforto do usuário. A esse respeito, julgue o item a seguir.

A integração nos sistemas de automação predial possibilita que elementos utilizados para fins específicos sejam usados em outras tarefas. Esse é o caso dos sistemas de segurança patrimonial, os quais também podem ser empregados no sistema de controle de iluminação.

A automação predial traz uma série de benefícios, como economia de energia, aumento da segurança física e patrimonial, maior agilidade de operação e aumento do conforto do usuário. A esse respeito, julgue o item a seguir.

Em sistemas de automação predial, os sensores são os elementos que têm a capacidade de interagir com o controlador, evidenciando que determinada ação foi ou não executada com sucesso.

A mensagem binária 10100111, representada pelos níveis de sinal mostrados na figura A acima, será transmitida. Para essa finalidade, são projetados circuitos digitais para separar os bits em grupos de dois, na medida em que eles chegam em série do computador, sendo alocado, para cada par, um entre quatro níveis de tensão possíveis. Assim, aos pares binários (00), (01), (10) e (11) são atribuídas as tensões 0 V, 1 V, 2 V e 3 V, respectivamente. Dessa forma, para enviar a mensagem binária 10100111, o sistema quaternário desenvolvido deve transmitir 2 V, 2 V, 1 V e 3 V, conforme ilustrado na figura B acima. Com base nessas informações, julgue o item seguinte.

A taxa de relógio (clock) do computador necessária para transmissão binária é a metade da taxa de relógio do computador para transmissão quaternária.

A mensagem binária 10100111, representada pelos níveis de sinal mostrados na figura A acima, será transmitida. Para essa finalidade, são projetados circuitos digitais para separar os bits em grupos de dois, na medida em que eles chegam em série do computador, sendo alocado, para cada par, um entre quatro níveis de tensão possíveis. Assim, aos pares binários (00), (01), (10) e (11) são atribuídas as tensões 0 V, 1 V, 2 V e 3 V, respectivamente. Dessa forma, para enviar a mensagem binária 10100111, o sistema quaternário desenvolvido deve transmitir 2 V, 2 V, 1 V e 3 V, conforme ilustrado na figura B acima. Com base nessas informações, julgue o item seguinte.

A taxa de transferência e a taxa de baud da transmissão quaternária correspondem, respectivamente, ao dobro da taxa de transferência e ao dobro da taxa de baud da transmissão binária.

Medidas realizadas na saída de um receptor de dados binários foram utilizadas para gerar a curva linear, que mostra como varia a probabilidade de erro (P_er) versus a relação sinal ruído (SNR). Com base na análise da curva linear representada na figura acima, julgue o item subsequente.

Para um sinal com pico de tensão de 100 mV (sem ruído) recebido, o valor root mean square (RMS) máximo do ruído, correspondente a uma probabilidade de erro de 10^–8 erros/bit, considerando 10^0,65 = 4,467, será inferior a 25 mV RMS.

Medidas realizadas na saída de um receptor de dados binários foram utilizadas para gerar a curva linear, que mostra como varia a probabilidade de erro (P_er) versus a relação sinal ruído (SNR). Com base na análise da curva linear representada na figura acima, julgue o item subsequente.

Considerando uma relação SNR de 12 dB, o número de erros esperados em uma mensagem de 100 Mbits será superior a 100.

Um esquema para detecção de dados é a paridade, uma técnica utilizada para detecção de ocorrência de erros em uma transmissão digital de sinais. O circuito acima foi projetado para examinar os bits 1 de cada palavra digital transmitida e produzir bit 1 ou 0 adicional para que o total de bits 1 resulte par (paridade par) ou ímpar (paridade ímpar). O mesmo circuito pode ser usado para verificação de paridade no receptor: nesse local, caso a verificação de paridade seja falsa, significa que ocorreu um erro de transmissão. Nesse esquema específico, a palavra digital de sete bits é acoplada, bit a bit, nas entradas de e₁ a e₇. Os bits adicionais, disponíveis nos terminais P_i e P_o, determinam a paridade da palavra digital. De acordo com essas informações e com a figura apresentada acima, julgue o próximo item.

Para uma verificação válida (verdadeira), a fim de que o circuito funcione como um verificador de paridade ímpar, o bit correspondente ao terminal P_o deverá ser 0.

Um esquema para detecção de dados é a paridade, uma técnica utilizada para detecção de ocorrência de erros em uma transmissão digital de sinais. O circuito acima foi projetado para examinar os bits 1 de cada palavra digital transmitida e produzir bit 1 ou 0 adicional para que o total de bits 1 resulte par (paridade par) ou ímpar (paridade ímpar). O mesmo circuito pode ser usado para verificação de paridade no receptor: nesse local, caso a verificação de paridade seja falsa, significa que ocorreu um erro de transmissão. Nesse esquema específico, a palavra digital de sete bits é acoplada, bit a bit, nas entradas de e₁ a e₇. Os bits adicionais, disponíveis nos terminais P_i e P_o, determinam a paridade da palavra digital. De acordo com essas informações e com a figura apresentada acima, julgue o próximo item.

Para que o circuito funcione como gerador de paridade, o terminal P_i deve ser ligado ao terra do circuito, para geração de paridade ímpar, ou à fonte de alimentação do circuito, para geração de paridade par.

Em um enlace de comunicação por fibra óptica, utiliza-se um diodo laser de comprimento de onda igual a 500 nm e potência de onda contínua (CW) igual a 5 mW. O feixe laser é acoplado a uma fibra óptica circular de índice degrau, com abertura numérica NA = 0,21 e atenuação de potência A_d = 1,249 dB/km para uma frequência de operação de 600 THz. Considerando essas informações, julgue o item que se segue.

Considerando a aproximação 10^-0,1 = 0,794 e desprezando perdas no mecanismo de acoplamento laser/fibra, é correto afirmar que, para um enlace com 600 m de fibra óptica, a potência do feixe laser detectado na saída da fibra é superior a 4 mW.

Em um enlace de comunicação por fibra óptica, utiliza-se um diodo laser de comprimento de onda igual a 500 nm e potência de onda contínua (CW) igual a 5 mW. O feixe laser é acoplado a uma fibra óptica circular de índice degrau, com abertura numérica NA = 0,21 e atenuação de potência A_d = 1,249 dB/km para uma frequência de operação de 600 THz. Considerando essas informações, julgue o item que se segue.

A fibra óptica apropriada para ocorrência de propagação monomodo tem diâmetro superior a 5 μm.

A figura acima ilustra a estrutura básica de um controlador lógico programável (CLP). A respeito dessa estrutura e do funcionamento de um CLP, julgue o item a seguir.

Na unidade central de processamento (UCP), os cartões de entrada e de saída são os elementos responsáveis pelo processamento das informações do CLP. Para essa finalidade, esses componentes fazem uso de dados que são armazenados em memórias específicas localizadas na UCP.

A figura acima ilustra a estrutura básica de um controlador lógico programável (CLP). A respeito dessa estrutura e do funcionamento de um CLP, julgue o item a seguir.

Os sinais de entrada e saída, como na estrutura mostrada, podem ser digitais, mas somente os de entrada podem ser analógicos.

Acerca dos dispositivos eletrônicos, julgue o próximo item.

No fotodiodo, o número de elétrons livres gerados em cada material semicondutor que o compõe é inversamente proporcional à intensidade da luz incidente no dispositivo. Essa sensibilidade permite que o diodo seja usado em aplicações que requeiram um sensor de luminosidade.

Acerca dos dispositivos eletrônicos, julgue o próximo item.

O retificador controlado de silício (SCR) é um dispositivo de três terminais que contém apenas uma região do tipo p e duas regiões do tipo n, que formam um total de duas junções PN. Os três terminais desse dispositivo são denominados porta, dreno e fonte.

Acerca dos dispositivos eletrônicos, julgue o próximo item.

O transistor de unijunção (UJT) é um dispositivo de três terminais. O silício pode ser utilizado na construção desse tipo de componente.

Com relação a sistemas e dispositivos digitais, julgue o item seguinte.

Em uma memória ROM de 2 kilobytes, 11 bits de endereços são suficientes para permitir o endereçamento de todas as posições de memória.

Com relação a sistemas e dispositivos digitais, julgue o item seguinte.

No flip-flop JK do tipo mestre-escravo, se as entradas J e K estiverem todo o tempo conectadas ao nível lógico 1, então a saída Q, após sucessivos ciclos de relógio, permanecerá no nível lógico 1.

Considere que o circuito combinacional mostrado na figura acima seja implementado com portas lógicas com tecnologia TTL. Suponha que as entradas do circuito sejam representadas pelas variáveis A, B, C, D e E e que a saída do circuito seja representada pela variável S. Com relação a esse circuito, julgue o item subsequente.

O circuito utiliza uma porta lógica do tipo ou exclusivo.

Considere que o circuito combinacional mostrado na figura acima seja implementado com portas lógicas com tecnologia TTL. Suponha que as entradas do circuito sejam representadas pelas variáveis A, B, C, D e E e que a saída do circuito seja representada pela variável S. Com relação a esse circuito, julgue o item subsequente.

A expressão lógica resultando na saída S = [AB + (A+B)]E descreve corretamente a relação entre a saída e as entradas do circuito.

Considere que o circuito combinacional mostrado na figura acima seja implementado com portas lógicas com tecnologia TTL. Suponha que as entradas do circuito sejam representadas pelas variáveis A, B, C, D e E e que a saída do circuito seja representada pela variável S. Com relação a esse circuito, julgue o item subsequente.

Se as portas TTL usadas no circuito forem do tipo HS, elas terão um tempo de comutação, de um estado para outro, muito maior do que se as portas forem do tipo LS, e o consumo de potência das portas do tipo HS será menor do que o consumo das portas do tipo LS.