Questões de Concurso
Sobre eletrônica digital na engenharia eletrônica em engenharia eletrônica
Foram encontradas 976 questões
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
HEMOBRÁS
Prova:
CESPE - 2008 - HEMOBRÁS - Especialista em Produção de Hemoderivados - Engenheiro Eletrônico |
Q153896
Engenharia Eletrônica
Texto associado
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Se as saídas do encoder incremental se comportarem como ilustrado no caso B, então a saída 
do Flip-flop do tipo D sempre estará em nível lógico baixo.
do Flip-flop do tipo D sempre estará em nível lógico baixo.
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
HEMOBRÁS
Prova:
CESPE - 2008 - HEMOBRÁS - Especialista em Produção de Hemoderivados - Engenheiro Eletrônico |
Q153895
Engenharia Eletrônica
Texto associado
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Como a entrada CLR do flip-flop do tipo D é ativada por nível alto, e essa entrada está em nível baixo, então a saída 
sempre estará em nível alto.
sempre estará em nível alto.
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
HEMOBRÁS
Prova:
CESPE - 2008 - HEMOBRÁS - Especialista em Produção de Hemoderivados - Engenheiro Eletrônico |
Q153894
Engenharia Eletrônica
Texto associado
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Se as saídas do encoder incremental se comportarem conforme ilustrado no caso A, então a saída 
do flip-flop do tipo D sempre estará em nível lógico alto.
do flip-flop do tipo D sempre estará em nível lógico alto.
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
HEMOBRÁS
Prova:
CESPE - 2008 - HEMOBRÁS - Especialista em Produção de Hemoderivados - Engenheiro Eletrônico |
Q153893
Engenharia Eletrônica
Texto associado
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Se o sinal 
estivesse sempre em nível alto, a porta ou-exclusivo (exclusive-Or) inverteria o sinal 
estivesse sempre em nível alto, a porta ou-exclusivo (exclusive-Or) inverteria o sinal
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
HEMOBRÁS
Prova:
CESPE - 2008 - HEMOBRÁS - Especialista em Produção de Hemoderivados - Engenheiro Eletrônico |
Q153892
Engenharia Eletrônica
Texto associado
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
Um encoder incremental possui dois sinais de saída, na forma de onda
quadrada, de mesma freqüência e defasados em ¼ de ciclo. Assumindo que
as saídas dos canais tenham ciclo de trabalho de 50%, existem duas
possibilidades para a temporização dos mesmos, conforme indicado por caso
A e caso B na figura acima. Os sinais do encoder incremental são
processados pelo circuito digital indicado na mesma figura. Acerca do
funcionamento desse circuito em regime permanente, e considerando que
todos os componentes do circuito são ideais, julgue os itens subseqüentes.
O sinal 
possui freqüência duas vezes maior que a freqüência do sinal 
.
possui freqüência duas vezes maior que a freqüência do sinal .
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
HEMOBRÁS
Prova:
CESPE - 2008 - HEMOBRÁS - Especialista em Produção de Hemoderivados - Engenheiro Eletrônico |
Q153879
Engenharia Eletrônica
Texto associado
Considerando um sistema de comunicação digital que possua as
características mostradas na figura acima, referentes ao sinal digital e à
seqüência binária resultante, julgue os itens seguintes.
Considerando um sistema de comunicação digital que possua as
características mostradas na figura acima, referentes ao sinal digital e à
seqüência binária resultante, julgue os itens seguintes.
O sinal digital é codificado de modo que cada bit no estado 1 e no estado zero corresponde às tensões aproximadamente iguais a +10 V e -10 V, respectivamente.
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
INSS
Prova:
CESPE - 2008 - INSS - Analista do Seguro Social - Engenharia Elétrica |
Q21538
Engenharia Eletrônica
Texto associado
A respeito de circuitos digitais e circuitos lógicos, julgue os itens
a seguir.
a seguir.
O circuito lógico abaixo desempenha a mesma função de uma porta OU exclusivo.
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
INSS
Prova:
CESPE - 2008 - INSS - Analista do Seguro Social - Engenharia Elétrica |
Q21537
Engenharia Eletrônica
Texto associado
A respeito de circuitos digitais e circuitos lógicos, julgue os itens
a seguir.
a seguir.
Considere as variáveis booleanas A, B e C. A expressão booleana mínima, na forma soma de produtos, equivalente a (A + B).(A + C) é (A + BC).
Ano: 2008
Banca:
CESPE / CEBRASPE
Órgão:
INSS
Prova:
CESPE - 2008 - INSS - Analista do Seguro Social - Engenharia Elétrica |
Q21535
Engenharia Eletrônica
Texto associado
Considerando a figura acima, que mostra o esquema básico de
uma EPROM (erasable programmable read-only memory),
cuja estrutura segue o padrão 2Kx8, julgue os itens a seguir.
Considerando a figura acima, que mostra o esquema básico de
uma EPROM (erasable programmable read-only memory),
cuja estrutura segue o padrão 2Kx8, julgue os itens a seguir.
As EPROMs são utilizadas em circuitos digitais com microprocessadores, por exemplo, para armazenamento de sistemas operacionais básicos residentes.
Ano: 2007
Banca:
FCC
Órgão:
TRF - 2ª REGIÃO
Prova:
FCC - 2007 - TRF - 2ª REGIÃO - Analista Judiciário - Engenharia Eletrônica |
Q2252008
Engenharia Eletrônica
O número binário (10100111) equivale, respectivamente,
nas bases hexadecimal e decimal, a
Ano: 2007
Banca:
FCC
Órgão:
TRF - 2ª REGIÃO
Prova:
FCC - 2007 - TRF - 2ª REGIÃO - Analista Judiciário - Engenharia Eletrônica |
Q2252006
Engenharia Eletrônica
Considere o trecho de programa da família 8051.
MOV A,#3FH
INC A
MOV P1,A
Ao final, o port P1, em binário, terá
Ano: 2007
Banca:
FCC
Órgão:
TRF - 2ª REGIÃO
Prova:
FCC - 2007 - TRF - 2ª REGIÃO - Analista Judiciário - Engenharia Eletrônica |
Q2252004
Engenharia Eletrônica
O valor aproximado da freqüência de oscilação é
Ano: 2007
Banca:
FCC
Órgão:
TRF - 2ª REGIÃO
Prova:
FCC - 2007 - TRF - 2ª REGIÃO - Analista Judiciário - Engenharia Eletrônica |
Q2251987
Engenharia Eletrônica
Para implementar uma porta OU de duas entradas,
usando apenas portas NE de duas entradas, são
necessárias e suficientes
Ano: 2007
Banca:
FCC
Órgão:
TRF - 2ª REGIÃO
Prova:
FCC - 2007 - TRF - 2ª REGIÃO - Analista Judiciário - Engenharia Eletrônica |
Q2251969
Engenharia Eletrônica
A expressão lógica 
está
simplificada em
Ano: 2007
Banca:
FCC
Órgão:
TRF - 2ª REGIÃO
Prova:
FCC - 2007 - TRF - 2ª REGIÃO - Técnico Judiciário - Telecomunicações e Eletricidade |
Q2245012
Engenharia Eletrônica
Para implementar uma porta E de duas entradas usando
apenas portas NOU de duas entradas, quantas portas
NOU são necessárias e suficientes?
Q57307
Engenharia Eletrônica
A memória de um controlador lógico-programável utiliza palavras com 2 bytes. As posições de memória M01 e M02 possuem, respectivamente, os conteúdos A038 e 94FB em hexadecimal. Após a operação bit a bit: (M01) OU (M02), com o resultado movimentado para a memória M03, o conteúdo dessa última, em hexadecimal é
Q57301
Engenharia Eletrônica
O circuito abaixo é usado para inicializar o microcontrolador no instante imediatamente seguinte à sua alimentação.
No microcontrolador, o terminal X deve ser
No microcontrolador, o terminal X deve ser
Q57300
Engenharia Eletrônica
A coluna I apresenta os mnemônicos usados por um microcontrolador da família 8051 de algumas instruções que envolvem o acumulador (registrador A) e a coluna II apresenta, de forma simbólica, a operação realizada por essas instruções, mas fora de ordem.
Associe corretamente as colunas I e II.
Associe corretamente as colunas I e II.
Q57299
Engenharia Eletrônica
A expressão lógica 
pode ser simplificada como
pode ser simplificada como
Ano: 2006
Banca:
CESGRANRIO
Órgão:
Transpetro
Prova:
CESGRANRIO - 2006 - Transpetro - Assistente Técnico - Telecomunicações |
Q2921654
Engenharia Eletrônica
Uma placa de conversão Analógico/Digital (A/D) exige que o sinal analógico, em sua entrada, seja limitado entre −2 V e +2 V. A conversão é feita numa taxa de amostragem de 12,8 kHz e 8 bits por amostra. A diferença entre os níveis de quantização, em mV, nesta conversão, será de aproximadamente:
Conheça nossos planos