Questões Militares
Sobre sistemas embarcados em engenharia eletrônica
Foram encontradas 40 questões
A figura representa a estrutura de uma memória. Com relação à capacidade de dados, que podem ser armazenados por ela, pode-se afirmar que é de
Considerando as características de funcionamento de memórias, informe se é verdadeiro (V) ou falso (F) o que se afirma e, em seguida, assinale a alternativa que apresenta a sequência correta.
( ) DRAM é um tipo de memória RAM.
( ) EPROM não permite que os dados sejam apagados e regravados.
( ) PROM é um tipo de memória ROM.
( ) PROM permite gravações sucessivas.
A figura representa a estrutura básica de um computador. Observe.
Considerando as principais funções de uma CPU (central processing unit), assinale alternativa incorreta.
Correlacione as memórias às suas definições e assinale a opção que apresenta a sequência correta.
MEMÓRIAS
I - EPROM
II - RAM
III- ROM
IV - PROM
DEFINIÇÕES
( ) Memória programável e apagável.
( ) Memória programável e não apagável
( ) Memória que permite a escrita e a leitura dos dados, e possui acesso aleatório.
( ) Memória que permite somente a leitura dos dados.
( ) Memória programável que possui acesso
aleatório.
Correlacione as colunas abaixo com base nos tipos de operações básicas de um microprocessador e um exemplo de nome de operação correspondente. Em seguida, assinale a alternativa que apresenta a associação correta.
1. Operações de transferência de dados.
2. Operações aritméticas.
3. Operações lógicas.
4. Operações de E/S.
5. Operações de transferência de controle.
6. Operações de conversão
( ) Jump.
( ) Write.
( ) Push.
( ) Translate.
( ) Increment.
( ) AND.
Leia a afirmação abaixo sobre arquitetura superescalar e assinale a alternativa que preenche as lacunas correta e respectivamente.
Uma implementação superescalar de uma arquitetura de processador é uma implementação na qual
instruções usuais – a aritmética de números inteiros e de números de ponto flutuante, instruções de
carga e armazenamento e instruções de desvio – podem ser iniciadas ____________ e executadas
____________. Tais implementações suscitam diversas questões de projeto bastante complexas,
relacionadas à pipeline de instruções.
A técnica chamada Memória de laço de repetição utiliza uma pequena memória de alta velocidade, mantida pelo estágio de busca de instrução da pipeline, que é usada para manter as n instruções buscadas mais recentemente, em sequência. Caso o desvio seja tomado, o hardware verifica primeiramente se a instrução-alvo do desvio está armazenada nessa área de memória. Em caso afirmativo, a próxima instrução é buscada nessa área.
Analise as afirmações abaixo sobre as vantagens dessa técnica, marque V para verdadeiro e F para falso e, em seguida, assinale a alternativa que apresenta a sequência correta.
( ) Com o uso de busca antecipada, a memória de laço de repetição conterá certo número de instruções que estão à frente da instrução corrente na sequência de instruções do programa. Portanto, as instruções seguintes estarão disponíveis sem requerer o tempo usual de acesso à memória.
( ) Se ocorrer um desvio para um endereço-alvo localizado apenas algumas posições adiante do endereço da instrução de desvio, esse alvo já estará na memória de laço de repetição. Isso é útil por ser comum a ocorrência de sequências de comandos IF-THEN e IF-THEN-ELSE.
( ) Essa estratégia é particularmente adequada para lidar com laços de repetição ou iterações, daí, o
nome memória de laço de repetição. Se essa memória for suficientemente grande para conter
todas as instruções de um laço de repetição, essas instruções terão de ser buscadas da memória
apenas uma vez, para a primeira iteração. Nas iterações subsequentes, todas as instruções
necessárias já estarão nessa área de memória.
Correlacione as colunas abaixo com base nos conceitos e nas características de organização de sistemas microprocessados. Em seguida, assinale a alternativa que apresenta a associação correta.
1. CPU.
2. Memória.
3. E/S.
( ) Local para armazenar instruções e dados temporariamente.
( ) Controla a operação do computador e desempenha funções de processamento de dados.
( ) Muitas vezes, chamado simplesmente de processador.
( ) Transfere dados entre o computador e o ambiente externo.
( ) Existem três técnicas principais: programada, dirigida por interrupção e acesso direto à memória.
( ) Organizada de maneira hierárquica, sendo o nível superior (mais
próximo do processador) constituído de registradores do processador.
Sobre a arquitetura de processadores, correlacione as colunas e assinale a alternativa que contém a associação correta.
1. Arquitetura Pipeline.
2. Arquitetura Superescalar.
( ) Pode processar diversos fluxos de cada vez.
( ) Não possui paralelismo no nível de instruções.
( ) Possui limitações do tipo conflito de recursos.
( ) Emprega técnicas de atraso de instruções de desvio para maximizar a utilização da fila de instruções.
( ) Método padrão de implementação de microprocessadores de
alto desempenho.
De acordo com a utilização de barramentos, correlacione a coluna de barramentos à coluna de dispositivos/periféricos que são conectados a esses. Em seguida, assinale a alternativa que apresenta a associação correta.
1. Barramento local.
2. Barramento de sistema.
3. Barramento de alta velocidade.
4. Barramento de expansão.
( ) Memória principal.
( ) Processador.
( ) FireWire.
( ) Rede local.
( ) Interface serial.
( ) Dispositivo gráfico.
( ) Fax.
( ) Memória cache.
( ) Controlador de vídeo.
Analise as afirmativas a seguir e assinale a alternativa que preenche as lacunas correta e respectivamente.
Memórias RAM __________ armazenam dados baseados na carga de capacitores.
Memórias RAM __________ armazenam dados em flip-flops com portas lógicas.
Memórias RAM __________ necessitam de um sistema de regeneração de dados.
Memórias RAM __________ são voláteis, e perdem os dados quando desenergizadas.
Memórias RAM __________ possuem mais células de memória por unidade de área que RAMs __________.
Memórias RAM __________ são, em geral, mais rápidas que RAMs _________.
Analise as afirmativas a seguir e assinale a alternativa que preenche as lacunas correta e respectivamente.
As _______ utilizam uma rede EEPROM que permite que essas sejam reprogramáveis.
________ possuem portas _____ e _____ em sua estrutura, entretanto, apenas as portas ________ são
programáveis.
Sobre os FPGAs, analise as afirmações abaixo, marque V para verdadeiro e F para falso e, em seguida, assinale a alternativa que apresenta a sequência correta.
( ) Possuem planos de portas AND e OR.
( ) Não possuem circuitos de flip-flops dedicados.
( ) Portas XOR podem ser realizadas em um único módulo.
( ) As portas de I/O podem ser configuradas como bidirecionais.
DADOS:
Valores de tangente:
tan(0°) = 0, tan(30°) = (√3)/3, tan(45°) = 1, tan(60°) = √3, tan(90°) = ∞, tan(180°-α) = -tan(α), tan(-α) = -tan(α).
Valores de seno:
sen(0°) = 0, sen(30°) = 1/2, sen(45°) = (√2)/2, sen(60°) = (√3)/2, sen(90°) = 1, sen(90°-α) = cos(α), sen(180°-α) = sen(α), sen(-α) = -sen(α).
Valores de cosseno:
cos(0°) = 1, cos(30°) = (√3)/2, cos(45°) = (√2)/2, cos(60°) = 1/2, cos(90°) = 0, cos(90°-α ) = sen(α), cos(180°-α) = -cos(α), cos(-α) = cos(α).
Transformada de Laplace:
L{f(t)} = F(s), L{exp(-at)} = 1/(s+a), L{1 - exp(-at)} = a/(s(s+a)), L{cos(at)} = s/(s2 +a2 ), L{sen(at)} = a/(s2 +a2).
Resistividade aproximada dos condutores de cobre:
seção transversal de 1,5 mm2 = 10 Ω/km, seção transversal de 2,5 mm2 = 7 Ω/km,
seção transversal de 4 mm2 = 4 Ω/km, seção transversal de 6 mm2 = 3 Ω/km.
Representação de número complexo em forma polar: a∠b onde a é o módulo e b o argumento.
Representação do complemento do valor A: Ā
Em relação à organização de microcomputadores, informe se é verdadeiro (V) ou falso (F) o que se afirma abaixo e depois assinale a alternativa que apresenta a sequência correta.
( ) A arquitetura pipeline com n estágios oferece, no cenário mais favorável, um ganho de velocidade próximo a n vezes em relação à máquina convencional (sem pipeline).
( ) Na arquitetura pipeline, o problema de dependência de dados pode ser atenuado através do adiantamento de dados e do escalonamento das instruções.
( ) Na arquitetura superescalar, partes da estrutura da UCP (Unidade Central de Processamento) são replicados para permitir a execução de várias instruções ao mesmo tempo.
( ) Na arquitetura superescalar, o implementação do algoritmo de Tomasulo resolve os problemas das dependências de controle, dados e fluxo.
Conheça nossos planos