Uma antena dipolo, conforme mostrado na figura abaixo, é excitada por uma onda de 1 MHz. A antena foi construída com um condutor de cobre com bitola d = 1 cm.


Com base nas informações e figura acima, desprezando-se as perdas na linha de transmissão, qual é a resistência de irradiação da antena?

Analise a figura abaixo.

Dada a função f(t) conforme mostrado na figura acima, a transformada de Fourier de f(t) é

O diagrama ilustrado na figura abaixo representa um demultiplexador de duas para quatro linhas, ou duas entradas para quatro saídas. 

Considerando as informações e figura acima, quando as saídas forem D₀ = 0, D₁= 1, D₂ = 0 e D₃ = 0, as entradas E, A₀, e A₁ serão, respectivamente 

O diagrama mostrado na figura abaixo representa parte de um sistema digital implementando uma função booleana com portas lógicas. 

Considerando as informações e o diagrama da figura acima, qual é a expressão para a saída D?

O esquema mostrado na figura abaixo representa parte de um sistema digital com quatro entradas e três saídas, implementado com tecnologia CMOS.


Com base na figura e informações acima, a função lógica disponibilizada na saída C é do tipo 

No sistema de controle realimentado mostrado na figura abaixo, 

Com base na figura e informações acima, considere uma excitação em R(s) com rampa unitária e aplicada em R(s). O valor de K para um erro máximo de 5% na saída Y(s), em estado estável, é 

O estágio amplificador mostrado na figura abaixo usa um transistor operando com β = 100 e Vbe = 0,7 V.

Considerando as informações e estágio amplificador da figura acima, o valor da corrente de coletor em estado quiescente é:

Considere para o sistema de controle mostrado abaixo,

Qual é a função de transferência do sistema? 

O sistema mostrado abaixo pode ser usado para condicionar a saída de um transdutor de processos industriais. 

Com base no sistema da figura acima, usando componentes ideiais, a expressão de Vo como uma função de Vs é

No circuito regulador de tensão mostrado abaixo, a tensão de entrada Ve varia entre 15 V e 20 V. O diodo é o tipo 1N4733A, cujas características principais obtidas na folha de especificações do fabricante estão indicadas.

Diodo Zener: 1N4733A
V_zener = 5,1 V ± 5%, e R_dinâmica = 7 Ω  para I_zener = 50 mA
P_D = 1 W
Com base nas informações e no circuito da figura acima, o valor do resistor R para corrente máxima no diodo de 50 mA e a regulação da tensão de saída Vs em valor percentual, ao longo da faixa de tensão de entrada, devem ser, respectivamente 

O circuito abaixo usa um amplificador operacional ideal, onde R_F = 2R.

Com base nas informações e no circuito da figura acima, sendo Va = 8 V e Vb = 9 V, as amplitudes do sinal de saída Vs e do sinal em Vc são, respectivamente 

O circuito retificador de CC mostrado abaixo usa fonte CA senoidal e diodo ideais. A tensão desejada na carga é de 9 V.

Com base nas informações e no circuito da figura acima, a tensão eficaz que deve ser fornecida pela fonte é 

Considere um sistema realimentado com um controlador tipo proporcional apresentado no diagrama de blocos na figura abaixo. Ao se aplicar um sinal r(t) do tipo degrau com amplitude finita, é esperado que o valor do sinal de erro e(t), em regime permanente, convirja para:



Ao se aplicar um sinal r(t) do tipo degrau com amplitude finita, é esperado que o valor do sinal de erro e(t), em regime permanente, convirja para: 

O comportamento de um sistema dinâmico pode ser analisado por meio dos parâmetros de sua função de transferência. Considere que um sistema, descrito por:

G(S) = 10/s+20

 é submetido à uma entrada tipo degrau unitário. O valor da resposta forçada desse sistema e o tempo necessário para atingir 98% do valor final são, respectivamente:

O primário do transformador do circuito, cujo diagrama esquemático abaixo, está ligado a um barramento CA com tensão eficaz de 220 V e frequência de 60 Hz. A relação de espiras do transformador e o ângulo de disparo dos SCRs foram ajustados de tal maneira que, para todos os componentes funcionando corretamente, o valor eficaz da tensão de saída (V_O) seja igual a 100 V. Entretanto, o SCR1 desse circuito apresentou um defeito, passando a se comportar permanentemente como um circuito aberto.

Na situação de defeito apresentada, qual é o valor eficaz da tensão de saída?

Abaixo é apresentado o diagrama esquemático de um circuito, onde o SCR recebe um pulso de disparo no ângulo ωt = 90º (o mesmo que π/2 radianos). O circuito recebe em sua entrada uma tensão com forma de onda senoidal cujo valor de pico V_P = 100π V. 

O valor médio da corrente no resistor é igual a:

Uma determinada memória RAM trabalha com uma palavra de dados de 8 bits e tem um sistema de endereçamento multiplexado em duas etapas, controlado por dois sinais, RAS e CAS. Inicialmente, o barramento de endereço dessa memória recebe 5 bits de endereço de linha e o sinal RAS é pulsado. Depois, o barramento de endereço recebe 6 bits de endereço de coluna e o sinal CAS é pulsado.

Qual é a capacidade dessa memória em bytes?

Analise as afirmativas abaixo quanto aos dispositivos lógicos programáveis (PLD):

I. Um PLD do tipo arranjo lógico programável (PLA) tem um arranjo de portas AND/OR e são programáveis com a queima de fusíveis em uma matriz, com a vantagem de serem totalmente reprogramáveis.

II. Os dispositivos lógicos programáveis complexos (CPLD) que empregam tecnologia de programação EEPROM são apagáveis, reprogramáveis e não voláteis.

III. PLDs do tipo matrizes de portas programáveis em campo (FPGA) podem utilizar uma tabela de consulta (LUT) para criar as funções combinacionais desejadas, sendo que uma LUT de N entradas funciona como uma tabela-verdade para 2^N-1 combinações possíveis.

IV. Os FPGAs baseados em SRAM necessitam, para a sua configuração, de uma memória externa cujo conteúdo é transferido para o FPGA quando o dispositivo é energizado.

V. Uma diferença entre CPLD e FPGA é que, no primeiro, os recursos internos de roteamento de sinal lógico programável tendem a ser uniformes em todo o chip, produzindo atrasos de sinal consistentes, enquanto que, no segundo, tendem a ser bem variados, com extensões de caminhos diferentes disponíveis e, portanto, atrasos diferentes.

Sobre as afirmativas acima, é correto afirmar que:

O diagrama abaixo é de um circuito com três flip-flops tipo JK, onde a entrada CLK é um sinal digital periódico com frequência igual a 1kHz. 
Sabendo-se que, em um determinado instante, o valor binário das saídas Q₂Q₁Q₀, tomadas nessa ordem, é igual a 010, qual o valor binário das saídas após 5 ms?

O circuito cujo diagrama esquemático abaixo apresenta um circuito composto por três flip-flops e uma porta lógica desconhecida. 

Para que o circuito funcione conforme o diagrama temporal acima, o bloco marcado com uma interrogação deve ser substituído por uma porta: