Determine a expressão de saída para o circuito da figura abaixo e assinale a opção correta.

Considere o circuito digital mostrado na figura abaixo.

A expressão lógica que estabelece o relacionamento da saída C com as entradas A e B é 

Analise a expressão booleana Z.

Assinale a alternativa que apresenta uma expressão booleana equivalente à Z que pode ser obtida por meio da aplicação de operações de álgebra booleana.

Considere a expressão booleana abaixo.

A opção que representa a expressão simplificada da equação acima é

Bits de paridade podem ser adicionados em códigos digitais para permitir a detecção e a correção dos erros que possam ocorrer durante a transmissão e a recepção das informações binárias. Supondo que um sistema esteja usando paridade par na transmissão de dados, o código recebido com erro de paridade no terminal remoto é 

No processamento digital de sinais, a etapa ou processo de quantização executa a transformação de um sinal do domínio analógico para o domínio digital. O processo de quantização

A conversão de um sinal analógico para o domínio digital envolve uma etapa de amostragem de sinal, que deve ser realizada em uma taxa de conversão adequada, para que cada amostra digital represente a quantidade de informação contida no sinal analógico original. Conforme o Teorema da Amostragem, a taxa de amostragem de um sinal analógico deve ser

No processamento digital de sinais, os níveis de sinais analógicos são amostrados e transformados em códigos digitais. O resultado da amostragem de um sinal analógico é

Conversores analógico-digitais (A/D) são usados para transformar sinais do domínio analógico para o domínio digital, onde podem ser processados com vantagens. Em uma aplicação de processamento digital de sinais, um sinal na faixa de -2,5 V até +2,5 V deverá ser transformado, conforme mostrado abaixo.  

Com base na figura acima, se um conversor A/D de 8 bits for usado, a resolução do conversor em mV e em valores percentuais serão, respectivamente

O bloco de memória mais importante na tecnologia digital, implementado a partir de portas lógicas, é o multivibrador biestável, chamado de flip-flop. A figura abaixo mostra um tipo de flip-flop com duas entradas de dados A e B e uma entrada de controle C.

Considerando as informações e a figura acima, quando as entradas forem A = 1, B = 0 e C = 0, a saída Q do flip-flop será

O diagrama ilustrado na figura abaixo representa um demultiplexador de duas para quatro linhas, ou duas entradas para quatro saídas. 

Considerando as informações e figura acima, quando as saídas forem D₀ = 0, D₁= 1, D₂ = 0 e D₃ = 0, as entradas E, A₀, e A₁ serão, respectivamente 

O diagrama mostrado na figura abaixo representa parte de um sistema digital implementando uma função booleana com portas lógicas. 

Considerando as informações e o diagrama da figura acima, qual é a expressão para a saída D?

O esquema mostrado na figura abaixo representa parte de um sistema digital com quatro entradas e três saídas, implementado com tecnologia CMOS.


Com base na figura e informações acima, a função lógica disponibilizada na saída C é do tipo 

Abaixo é apresentado o diagrama esquemático de um circuito, onde o SCR recebe um pulso de disparo no ângulo ωt = 90º (o mesmo que π/2 radianos). O circuito recebe em sua entrada uma tensão com forma de onda senoidal cujo valor de pico V_P = 100π V. 

O valor médio da corrente no resistor é igual a:

O circuito cujo diagrama esquemático abaixo apresenta um circuito composto por três flip-flops e uma porta lógica desconhecida. 

Para que o circuito funcione conforme o diagrama temporal acima, o bloco marcado com uma interrogação deve ser substituído por uma porta: 

Analise abaixo o diagrama esquemático de um circuito com portas lógicas e um diagrama temporal com as formas de onda das entradas A, B e C do circuito e outras quatro formas de onda, X₁, X₂, X₃ e X₄.
A forma de onda que corresponde corretamente à saída X do circuito mostrado é: 

2O projetista de uma empresa foi encarregado de projetar um circuito gerador de paridade par para uma palavra de sete bits. Um outro projetista foi encarregado de projetar um circuito verificador de paridade para trabalhar com dados com paridade ímpar e que deve gerar um sinal de erro com nível lógico alto se houver erro em um dos bits recebidos.

Analise abaixo os diagramas esquemáticos dos dois circuitos projetados.

Sobre os circuitos acima, e considerando-se as especificações de cada um, é correto afirmar que:

Analise abaixo os diagramas esquemáticos de dois circuitos, sendo o que primeiro emprega portas lógicas e o segundo, um multiplexador com oito entradas, onde I₀ a I₇ são as entradas de dados, S₀ a S₂ são as entradas de seleção, sendo S₂ a mais significativa e E é uma entrada de habilitação ativa em nível lógico baixo. 

As entradas do multiplexador podem ser ligadas ao nível lógico baixo (0) ou nível lógico alto (1). Para que o circuito com o multiplexador seja funcionalmente equivalente ao circuito com portas lógicas, ou seja, para que a cada uma das possíveis combinações das entradas ambos os circuitos tenham saídas iguais, as entradas do multiplexador I₀ a I₇ deverão ser ligadas, respectivamente, a:

Um acoplador direcional tem as portas 1 (entrada) e 2 (saída) no braço principal, e as portas 3 (direta) e 4 (reversa) no braço secundário. Se este acoplador direcional tem um fator de acoplamento de A dB e uma diretividade de D dB, a isolação entre a porta 1 (entrada) e a porta 4 (desacoplada) será de:

Um Circuito Integrado (CI) pode ser classificado de acordo com o tipo do principal componente utilizado na sua confecção. Os circuitos integrados bipolares utilizam Transistores Bipolares de Junção (TBJ) e os circuitos integrados unipolares utilizam Transistores Unipolares de Efeito de Campo (MOSFET).

Analise as afirmativas a seguir relacionadas a estas duas classes de circuitos integrados.

I. Um circuito inversor TTL utiliza muito mais componentes que um inversor CMOS.

II. Os circuitos integrados CMOS da família 4000 foram projetados para serem compatíveis pino a pino com os dispositivos TTL, a fim de facilitar a troca de tecnologias em placas já montadas.

III. Se uma entrada de um CI digital TTL é deixada desconectada (flutuante), ela é considerada exatamente como se estivesse conectada a um nível lógico alto.

IV. A faixa de valores da alimentação de um CI CMOS padrão é mais ampla que a disponível para um CI TTL padrão.

V. Os níveis de tensão que são interpretados como zero lógico ou um lógico são os mesmos para circuitos integrados das diversas famílias TTL e CMOS.

Estão corretas apenas as afirmativas: