Observe a figura a seguir.

Nos sistemas de comunicação digital, a saída digital do codificador de fonte (dados) é convertida (ou codificada) em pulsos elétricos (formas de onda) para fins de transmissão no canal. Esse processo recebe o nome de codificação de linha. Assinale opção que indica o nome do código de linha digital apresentado na figura acima»

Considere um circuito digital que possui quatro Flip-Flops JK {Q4, Q3, Q2 e Q1) , conforme o diagrama abaixo»

Onde:

S = PRESET

R= CLEAR

CP= CLOCK

Sabendo que pulsos de Clock de 320 KHz são aplicados no FlipFlop Q1, determine a frequência do sinal de saída (Q) do FlipFlop Q4 e assinale a opção correta.

Todas as entradas J e K dos Flip Flops abaixo estão em nível lógico alto. Com base em seus conhecimentos e no circuito abaixo, onde Q_D é o MSB, pode-se afirmar que

O circuito abaixo é ideal e acionado por borda. No instante t0, a saída Q do Flip Flop JK é igual a 1. Dados: J e K estão com nível lógico 1 (NL=1).

Assinale a alternativa correta.

Observe a figura a seguir.

Na figura acima, 3 flip-flops tipo JK são interligados, sendo as entradas clock do 2° e 3° blocos acionadas pelas sardas das anteriores. Que tipo de circuito é representado por essa figura?

Observe a figura abaixo.

O circuito acima formado por flip-flops SR é um

Observe a figura a seguir.

Na figura acima, 4 flip-flop tipo JK são interligados. Que tipo de circuito sequêncial é representado por ela?

Analise o circuito e as tabelas a seguir.



No circuito da figura 1 acima, U1 é uma memória ROM, cujas 9 primeiras palavras (em hexa) são em sequência: 4, 3, E, 5, 7, 2, 1, 0, A, e as palavras restantes são iguais a F. Além disso, a figura 1 contém as formas de onda dos sinais CLK, CLR e Di. Acima são mostradas também, as tabelas-verdade dos circuitos integrados U2, U3 e U4. Assinale a opção que contém o algarismo que ficará aceso no display de 7 segmentos após o terceiro pulso do clock.

Analise o circuito a seguir.



Assinale a opção que caracteriza o circuito acima, considerando DO e D1 as entradas e so e S1 as saídas..

Observe a figura a seguir.

O flip-flop tipo D acima é obtido a partir de um flip-flop

O circuito abaixo é um flip-flop____________ disparado por borda __________.

No flip flop abaixo, a entrada clock (CLK) é ativada por

Considere que as saídas do circuito abaixo sejam inicialmente Q₀ = 1 e Q₁ = Q₂ = Q₃ = 0. Após 3 pulsos de clock, os níveis lógicos das saídas Q₃, Q₂, Q₁ e Q₀ serão, respectivamente:

Para o MUX abaixo, qual será o valor na saída Y, quando as variáveis de seleção forem S0=1, S1=1 e S2=1?

Obs.: Considere a entrada I7 como a mais significativa e a entrada I0 como a menos significativa.