Questões de Concurso para INPE

Q2516055

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516055 Programação

Um dispositivo programável deve implementar um contador crescente e decrescente. Num determinado trecho de código VHDL, tem-se:
Imagem associada para resolução da questão

Imagem associada para resolução da questão

O código a ser inserido no local indicado como “parcela” deve ser:

A

not UP & not UP & not UP & '1'

B

"000" & not UP

C

not UP & "001"

D

'0'& not UP & not UP & '1'

E

not UP & not UP & not UP & not UP

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

teste

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

teste

Q2516054

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516054 Programação

Um sinal de 27 MHz alimenta um circuito e é usado para gerar o sinal meuCLK do código VHDL a seguir.
Imagem associada para resolução da questão

A frequência de meuCLK é

A

1 MHz.

B

270 kHz.

C

13,5 MHz.

D

100 kHz.

E

10 kHz.

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

teste

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

teste

Q2516053

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516053 Eletrônica

Parte do código em VHDL a seguir deve ser completada para descrever um flip-flop JK a partir de um componente de um flip-flop D.
Imagem associada para resolução da questão

Assinale a opção que completa corretamente a linha assinalada.

A

SAIDA_D <= (J and (not ENT_D)) or (ENT_D and (not K)).

B

ENT_D <= (K and (not SAIDA_D)) or (SAIDA_D and (not J)).

C

SAIDA_D <= (K and (not ENT_D)) or (ENT_D and (not J)).

D

ENT_D <= (J and SAIDA_D) or ((not SAIDA_D) and (not K)).

E

ENT_D <= (J and (not SAIDA_D)) or (SAIDA_D and (not K)).

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

teste

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

teste

Q2516052

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516052 Arquitetura de Computadores

Considere uma placa FPGA que possui um cristal queimado localizado próximo ao conector USB de configuração da placa. O referido cristal precisa ser substituído, mas sua frequência não está legível.
O mais sensato, em função da sua posição, é substituir o cristal queimado por um cristal, cuja frequência em MHz, é

A

12.

B

27.

C

100.

D

125.

E

311.

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

teste

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

teste

Q2516051

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516051 Engenharia de Software

Um software de desenvolvimento para a configuração de um FPGA requer um arquivo de restrições, normalmente com extensão UCF.
Assinale a opção que apresenta uma das principais funções desse arquivo.

A

Estabelecer o nível de tensão dos sinais de interface.

B

Associar um pino do FPGA a um sinal de acesso a um dispositivo periférico.

C

Definir a entidade mestre do projeto.

D

Estabelecer o limite de portas para a síntese do projeto.

E

Fixar o limite de corrente de saída de um pino de interface.

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

teste

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

teste

Q2516050

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516050 Eletrônica

O diagrama em blocos de uma placa FPGA está mostrado na figura a seguir.
Imagem associada para resolução da questão

Fonte: kit SP601 - Xilinx

Como pode nele ser observado, o recurso que não está garantidamente presente na placa é que ela

A

seja configurada para ser um periférico serial do PC.

B

seja configurada por um computador via interface USB.

C

realize aquisições de dados analógicos de sensores.

D

seja configurada por outro tipo de interface além da USB.

E

use memórias tanto volátil quanto não volátil em projetos.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

teste

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

teste

Q2516043

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516043 Engenharia Eletrônica

Do ponto de vista de sistemas de controle, processos industriais reais geralmente são modelados por funções mais simplificadas, que permitem um estudo do seu desempenho por métodos.
Considere que um processo industrial em malha fechada seja representado pela função de transferência P(s), dada por
Imagem associada para resolução da questão

Sabendo que a > 5b, a resposta de P(s) ao degrau unitário

A

apresentará comportamento oscilatório pouco amortecido.

B

possuirá valor de regime permanente igual a ab.

C

possuirá valor de regime permanente nulo.

D

será dominada pela constante de tempo 1/a.

E

será dominada pela constante de tempo 1/b.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

teste

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

teste

Q2516042

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516042 Arquitetura de Computadores

No desenvolvimento de um sistema hipotético, optou-se por usar uma arquitetura de microprocessador com um maior conjunto de instruções, a arquitetura CISC.
Com relação a arquitetura RISC, assinale a opção que apresenta uma vantagem apresentada pela CISC.

A

Possui instruções mais simples.

B

Suas instruções demandam menos ciclos de clock para sua execução.

C

É mais rápida, pois apresenta menos formas de endereçamento.

D

Permite o desenvolvimento de programas menores.

E

Permite o desempenho otimizado no software.

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

teste

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

teste

Q2516041

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516041 Arquitetura de Computadores

Após analisar o diagrama de blocos de um processador, foi constatado a existência de apenas um barramento para a memória, tanto de dados quanto de instruções.
Da análise do digrama, é correto concluir que a arquitetura usada na construção do processador é a

A

RISC.

B

Unified.

C

Von-Neumann.

D

Harvard.

E

CISC.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

teste

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

teste

Q2516040

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516040 Eletrônica

O circuito a seguir é composto por um buffer tri-state, um inversor com saída em coletor aberto e um resistor.
Imagem associada para resolução da questão

A combinação de sinais que gera conflito em S é

A

PQW.

B

C

D

E

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

teste

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

teste

Q2516038

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516038 Eletrônica

A lógica da saída Y do multiplexador do circuito acima é

A

B

C

D

E

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

teste

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

teste

Q2516037

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516037 Arquitetura de Computadores

A representação binária de

0 11111111 00000000000000000000000,

em padrão float32 (IEEE 754), corresponde a

A

+ infinito.

B

não corresponde a um número (NaN).

C

+2¹²⁷.

D

+2²⁵⁵.

E

–2²⁵⁵

Incorreta. Gabarito oficial da banca:

Veja esse conteúdo explicado passo a passo em nossos cursos. Buscar curso

teste

Parabéns! Você acertou!

Mandou bem! Revise esse tema nos nossos cursos. Buscar curso

teste

Q2516036

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516036 Eletrônica

Um engenheiro encontrou o esquemático abaixo, indicativo de uma realimentação de um contador BCD crescente e decrescente, com LOAD síncrono e RIPPLE (RCO).
Imagem associada para resolução da questão

Assinale a opção que indica o número de estados da sequência permanente do contador.

A

6.

B

12.

C

5.

D

11.

E

8.

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

teste

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

teste

Q2516035

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516035 Eletrônica

Dois flip-flops D devem implementar a sequência de estados Q_BQ_A do diagrama da figura a seguir.
Imagem associada para resolução da questão

A lógica de menor soma de produtos a ser usada para acionar D_B é

A

B

C

D

E

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

teste

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

teste

Q2516033

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516033 Eletrônica

Assinale a opção que indica o produto de somas que minimiza o mapa acima.

A

B

C

D

E

Incorreta. Gabarito oficial da banca:

Esse erro também aparece no seu Resumão. Veja o que melhorar

teste

Parabéns! Você acertou!

Esse acerto está no seu Resumão. Ver Resumão da semana

teste

Q2516032

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516032 Eletrônica

Sejam P, Q e R os números de 4 bits indicados no circuito da figura a seguir, em que se encontram um somador convencional de 4 bits, com entrada de um bit de transporte (Cin) e dois bancos de inversores INV1 e IVN2.
Imagem associada para resolução da questão

É correto afirmar que

A

R = P – Q.

B

R = Q – P – 1.

C

R = Q – P + 1.

D

R = P – Q – 1.

E

R = P – Q + 1.

Incorreta. Gabarito oficial da banca:

Veja como esse erro impacta seu desempenho geral. Ver estatísticas

teste

Parabéns! Você acertou!

Esse acerto melhora seu desempenho! Veja suas estatísticas

teste

Q2516031

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516031 Eletrônica

As lógicas das saídas A<B e A=B do comparador unsigned do circuito acima são, respectivamente,

A

B

C

D

E

Incorreta. Gabarito oficial da banca:

Salve essa questão em um caderno para revisar depois. Adicionar a um caderno

teste

Parabéns! Você acertou!

Mantenha o ritmo! Salve no caderno para revisar depois. Adicionar a um caderno

teste

Q2516029

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516029 Arquitetura de Computadores

A Tabela ASCII (American Standard Code for Information Interchange) é um conjunto de caracteres e códigos numéricos utilizados para representar texto em computadores e dispositivos de comunicação.
Desenvolvida inicialmente nos anos 1960, a tabela ASCII atribui um código único de 7 bits para cada caractere alfanumérico, de pontuação, símbolos especiais e comandos de controle. O caractere “~” (til), no código ASCII padrão, possui o código 126 na base decimal.
Assinale a opção que indica sua representação na base octal.

A

117₈

B

126₈

C

173₈

D

176₈

E

177₈

Incorreta. Gabarito oficial da banca:

Treine mais com um simulado focado no seu concurso. Criar simulado

teste

Parabéns! Você acertou!

Está mandando bem! Treine mais em um simulado completo. Criar simulado

teste

Q2516028

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516028 Arquitetura de Computadores

A arquitetura superescalar representa uma evolução significativa em relação aos projetos de processadores tradicionais.
Com relação à arquitetura superescalar, analise as afirmativas a seguir e assinale (V) para a verdadeira e (F) para a falsa.

( ) Tem como vantagem o aumento do desempenho pelo aumento da quantidade de bits das palavras de dados.
( ) Explora o paralelismo a nível de instrução, buscando aumentar o desempenho do processador.
( ) Pode executar mais de uma instrução por ciclo de clock.
( ) Possui pipelines mais curtos que os tradicionais, permitindo que as instruções sejam divididas em várias etapas.

As afirmativas são, respectivamente,

A

F – V – F – V.

B

F – V – V – F.

C

V – V – V – F.

D

F – V – V – V.

E

F – V – F – F.

Incorreta. Gabarito oficial da banca:

Errou um tema comum da banca? Veja o que mais costuma cair no Raio-X. Ver raio-X

teste

Parabéns! Você acertou!

Essa questão segue o padrão da banca! Veja o que mais costuma cair. Ver raio-X

teste

Q2516027

Ano: 2024 Banca: FGV Órgão: INPE Prova: FGV - 2024 - INPE - Tecnologista Júnior I - Desenvolvimento de Sistemas Eletrônicos Digitais |

Q2516027 Arquitetura de Computadores

Uma das formas de classificar os processadores, componentes centrais de um computador, é em relação ao armazenamento de dados/instruções na memória e a utilização dos barramentos.
Relacione as arquiteturas de computadores às suas características.

1. Von Neumann
2. Harvard
( ) Utiliza barramentos distintos para dados e instruções.
( ) O processador busca e executa uma instrução por vez, em sequência.
( ) Utiliza barramentos compartilhados para dados e instruções.
( ) As instruções e os dados são armazenados na mesma memória.
( ) Armazena dados e instruções em memórias distintas

Assinale a opção que indica a relação correta, segundo a ordem apresentada.

A

1 – 1 – 2 – 2 – 1.

B

2 – 2 – 1 – 1 – 2.

C

2 – 1 – 1 – 1 – 2.

D

1 – 2 – 2 – 2 – 1.

E

1 – 1 – 2 – 1 – 2.

Incorreta. Gabarito oficial da banca:

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

teste

Parabéns! Você acertou!

Compare seu desempenho com quem faz o mesmo concurso. Ver concorrência

teste

🚀 Mais performance?

🚀 Mais performance?

Foram encontradas 1.867 questões

Resolva questões gratuitamente!

, continue estudando de graça!