Questões de Concurso
Foram encontradas 2.636 questões
Resolva questões gratuitamente!
Junte-se a mais de 4 milhões de concurseiros!
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2014 - Polícia Federal - Engenheiro Eletricista |
Q404915
Engenharia Eletrônica
Com relação aos conceitos de teoria de controle e técnicas de processamento de sinais, julgue os próximos itens.
Se a figura abaixo representa o mapa de polos (identificados por ‘x’) e zeros (identificados por ‘0’) de uma função de transferência em malha fechada de um sistema dinâmico linear, então o sistema é estável e gera uma saída com amplitude não nula, em regime permanente, quando a entrada é uma função do tipo degrau.
Se a figura abaixo representa o mapa de polos (identificados por ‘x’) e zeros (identificados por ‘0’) de uma função de transferência em malha fechada de um sistema dinâmico linear, então o sistema é estável e gera uma saída com amplitude não nula, em regime permanente, quando a entrada é uma função do tipo degrau.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2014 - Polícia Federal - Engenheiro Eletricista |
Q404914
Engenharia Eletrônica
No que se refere às características de circuitos eletrônicos analógicos e digitais, julgue os seguintes itens.
A figura abaixo ilustra um flip-flop JK mestre-escravo, em que J e K são os terminais de entrada; CL é a entrada de clock; R, o terminal de reset; e Q e
são os terminais de saída. O flip-flop obedece à tabela-verdade apresentada, na qual Qn+1e Qn são as saídas após o disparo do clock e antes desse disparo, respectivamente, e o clock é um trem de pulsos com nível adequado de amplitude e período T = 1 ms. Considerando essas informações, é correto afirmar que a saída Q do flip-flop alterna entre os níveis lógicos 1 e 0 a cada 1 ms.
A figura abaixo ilustra um flip-flop JK mestre-escravo, em que J e K são os terminais de entrada; CL é a entrada de clock; R, o terminal de reset; e Q e
são os terminais de saída. O flip-flop obedece à tabela-verdade apresentada, na qual Qn+1e Qn são as saídas após o disparo do clock e antes desse disparo, respectivamente, e o clock é um trem de pulsos com nível adequado de amplitude e período T = 1 ms. Considerando essas informações, é correto afirmar que a saída Q do flip-flop alterna entre os níveis lógicos 1 e 0 a cada 1 ms.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2014 - Polícia Federal - Engenheiro Eletricista |
Q404913
Engenharia Eletrônica
No que se refere às características de circuitos eletrônicos analógicos e digitais, julgue os seguintes itens.
No circuito analógico abaixo, que contém um transistor bipolar de junção do tipo NPN polarizado no modo ativo, a tensão entre coletor e emissor é superior a 8 V e inferior a 10 V.
No circuito analógico abaixo, que contém um transistor bipolar de junção do tipo NPN polarizado no modo ativo, a tensão entre coletor e emissor é superior a 8 V e inferior a 10 V.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2014 - Polícia Federal - Engenheiro Eletricista |
Q404912
Engenharia Eletrônica
No que se refere às características de circuitos eletrônicos analógicos e digitais, julgue os seguintes itens.
Na polarização de circuitos integrados lógicos das famílias TTL (transistor-transistor logic) e CMOS (complimentary metal-oxide-semiconductor), são geralmente empregadas fontes de tensão contínua de 10 V.
Na polarização de circuitos integrados lógicos das famílias TTL (transistor-transistor logic) e CMOS (complimentary metal-oxide-semiconductor), são geralmente empregadas fontes de tensão contínua de 10 V.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2014 - Polícia Federal - Engenheiro Eletricista |
Q404911
Engenharia Eletrônica
Texto associado
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
Com base nessas informações, julgue os itens subsequentes.
Se, na entrada do conversor A/D, o sinal tiver amplitude de 2 V eficaz e a relação sinal-ruído (SNR) for de 40 dB, então o amplificador terá ganho G igual a 2.000 e a amplitude do ruído será inferior a 10 mV eficaz.
Se, na entrada do conversor A/D, o sinal tiver amplitude de 2 V eficaz e a relação sinal-ruído (SNR) for de 40 dB, então o amplificador terá ganho G igual a 2.000 e a amplitude do ruído será inferior a 10 mV eficaz.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2014 - Polícia Federal - Engenheiro Eletricista |
Q404910
Engenharia Eletrônica
Texto associado
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
Com base nessas informações, julgue os itens subsequentes.
Se a tensão de referência do conversor A/D for Vref = 5 V, então a resolução correspondente será inferior a 2 mV.
Se a tensão de referência do conversor A/D for Vref = 5 V, então a resolução correspondente será inferior a 2 mV.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2014 - Polícia Federal - Engenheiro Eletricista |
Q404909
Engenharia Eletrônica
Texto associado
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
Com base nessas informações, julgue os itens subsequentes.
Para que o conversor A/D não distorça o sinal de entrada, é necessário que a taxa de amostragem mínima seja de 2 × 106 amostras por segundo.
Para que o conversor A/D não distorça o sinal de entrada, é necessário que a taxa de amostragem mínima seja de 2 × 106 amostras por segundo.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
Polícia Federal
Prova:
CESPE - 2014 - Polícia Federal - Engenheiro Eletricista |
Q404908
Engenharia Eletrônica
Texto associado
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
O diagrama de blocos acima ilustra o processo de conversão de um sinal analógico em digital. O sinal na entrada tem a forma de onda quadrada com período 1 µs, sem ruído, e amplitude de 1 mV eficaz. O sinal é acoplado ao conversor A/D por meio de um buffer de ganho unitário seguido de um amplificador com ganho G e acoplamento c.a., resultando em ruído branco sobreposto ao sinal. O sinal é então digitalizado por meio de um conversor analógico-digital (A/D) de 12 bits.
Com base nessas informações, julgue os itens subsequentes.
Considere que a resposta em frequência da associação entre buffer e amplificador seja máxima e constante na faixa espectral compreendida entre 1 kHz e 500 MHz. Considere, ainda, que a banda passante dessa associação seja ajustável e possa ser selecionada entre dois valores: 200 MHz e 400 MHz. Nessa situação, a SNR será mínima se o valor de 200 MHz for escolhido para a largura de faixa da associação.
Considere que a resposta em frequência da associação entre buffer e amplificador seja máxima e constante na faixa espectral compreendida entre 1 kHz e 500 MHz. Considere, ainda, que a banda passante dessa associação seja ajustável e possa ser selecionada entre dois valores: 200 MHz e 400 MHz. Nessa situação, a SNR será mínima se o valor de 200 MHz for escolhido para a largura de faixa da associação.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
TJ-SE
Prova:
CESPE - 2014 - TJ-SE - Analista Judiciário - Telecomunicações |
Q402922
Engenharia Eletrônica
Acerca de circuitos lógicos, julgue os itens a seguir.
Os circuitos Schmitt-Triggers são utilizados para o acoplamento de dispositivos lentos e dispositivos rápidos. Esses circuitos deixam mais lentas as variações de um sinal rápido, permitindo, assim, o acoplamento de circuitos da família CMOS, mais rápidos, com circuitos da família TTL, geralmente mais lentos
Os circuitos Schmitt-Triggers são utilizados para o acoplamento de dispositivos lentos e dispositivos rápidos. Esses circuitos deixam mais lentas as variações de um sinal rápido, permitindo, assim, o acoplamento de circuitos da família CMOS, mais rápidos, com circuitos da família TTL, geralmente mais lentos
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
TJ-SE
Prova:
CESPE - 2014 - TJ-SE - Analista Judiciário - Telecomunicações |
Q402921
Engenharia Eletrônica
Acerca de circuitos lógicos, julgue os itens a seguir.
Tanto a família TTL (Transistor-Transistor Logic) como a família ECL (Emitter-Coupled Logic) utilizam transistores bipolares em sua construção; no entanto, a família ECL possui maior velocidade de comutação em comparação com a família TTL.
Tanto a família TTL (Transistor-Transistor Logic) como a família ECL (Emitter-Coupled Logic) utilizam transistores bipolares em sua construção; no entanto, a família ECL possui maior velocidade de comutação em comparação com a família TTL.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
TJ-SE
Prova:
CESPE - 2014 - TJ-SE - Analista Judiciário - Telecomunicações |
Q402920
Engenharia Eletrônica
Acerca de circuitos lógicos, julgue os itens a seguir.
Se uma porta lógica possuir fator de carga igual a oito, suportará em sua entrada, sem sofrer danos, uma tensão de até oito vezes o valor da tensão de nível lógico
Se uma porta lógica possuir fator de carga igual a oito, suportará em sua entrada, sem sofrer danos, uma tensão de até oito vezes o valor da tensão de nível lógico
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
TJ-SE
Prova:
CESPE - 2014 - TJ-SE - Analista Judiciário - Telecomunicações |
Q402919
Engenharia Eletrônica
Acerca de circuitos lógicos, julgue os itens a seguir.
O circuito representado na figura abaixo pode ser implementado de maneira mais eficiente utilizando-se apenas uma porta NOT e uma porta AND.
O circuito representado na figura abaixo pode ser implementado de maneira mais eficiente utilizando-se apenas uma porta NOT e uma porta AND.
Ano: 2014
Banca:
CESPE / CEBRASPE
Órgão:
TJ-SE
Prova:
CESPE - 2014 - TJ-SE - Analista Judiciário - Telecomunicações |
Q402918
Engenharia Eletrônica
No que diz respeito aos controladores lógicos programáveis (CLPs), julgue os próximos itens.
O ciclo de varredura de um CLP, após sua inicialização, consiste na verificação do estado das entradas, na transferência de dados para a memória imagem das entradas e saídas, na comparação com o programa do usuário e na atualização das saídas.
O ciclo de varredura de um CLP, após sua inicialização, consiste na verificação do estado das entradas, na transferência de dados para a memória imagem das entradas e saídas, na comparação com o programa do usuário e na atualização das saídas.
Ano: 2014
Banca:
VUNESP
Órgão:
SAAE de São Carlos - SP
Prova:
VUNESP - 2014 - SAAE-SP - Técnico em Eletrônica |
Q394968
Engenharia Eletrônica
A empresa SCBarlos Ltda. obtém de um provedor de serviços de Internet o bloco de endereços CIDR 200.23.16.0/20. Dessa forma, a SCBarlos tem direito de usar certo número de endereços IP globais em suas interfaces de rede. Esse número é:
Ano: 2014
Banca:
VUNESP
Órgão:
SAAE de São Carlos - SP
Prova:
VUNESP - 2014 - SAAE-SP - Técnico em Eletrônica |
Q394967
Engenharia Eletrônica
Uma sub-rede está ligada a um roteador que usa NAT. Nessa sub-rede, há uma impressora laser ligada em rede cuja interface Ethernet tem endereço IP 192.168.1.104. A interface do roteador ligada à sub-rede tem endereço 192.168.1.1, e a que está ligada ao provedor de acesso tem endereço 138.76.29.7. Suponha que um host externo à sub- -rede quer enviar um datagrama à impressora conhecendo apenas os endereços mencionados. Considerando essas informações, assinale a alternativa correta.
Ano: 2014
Banca:
VUNESP
Órgão:
SAAE de São Carlos - SP
Prova:
VUNESP - 2014 - SAAE-SP - Técnico em Eletrônica |
Q394966
Engenharia Eletrônica
A questão da segurança da rede contra malwares, como vírus e worms é essencial nos dias de hoje. A respeito dessa questão, assinale a alternativa correta.
Ano: 2014
Banca:
VUNESP
Órgão:
SAAE de São Carlos - SP
Prova:
VUNESP - 2014 - SAAE-SP - Técnico em Eletrônica |
Q394965
Engenharia Eletrônica
O Office 2000 era vendido em 5 edições diferentes: Standard, Small Business, Professional, Premium e Developer. Na edição Standard estão disponíveis somente os seguintes programas:
Ano: 2014
Banca:
VUNESP
Órgão:
SAAE de São Carlos - SP
Prova:
VUNESP - 2014 - SAAE-SP - Técnico em Eletrônica |
Q394963
Engenharia Eletrônica
A respeito das LANs sem fio 802.11 (Wi-Fi), assinale a alternativa correta.
Ano: 2014
Banca:
VUNESP
Órgão:
SAAE de São Carlos - SP
Prova:
VUNESP - 2014 - SAAE-SP - Técnico em Eletrônica |
Q394962
Engenharia Eletrônica
O endereço IP dos computadores em uma rede podem ser registrados manualmente em seu sistema operacional por um administrador ou podem ser obtidos automaticamente da rede. O protocolo usado para essa última opção é o
Ano: 2014
Banca:
VUNESP
Órgão:
SAAE de São Carlos - SP
Prova:
VUNESP - 2014 - SAAE-SP - Técnico em Eletrônica |
Q394959
Engenharia Eletrônica
Em um disco rígido, o tempo médio necessário para a cabeça de leitura/gravação mover-se de um(a) _________ para outro(a) é chamado de tempo de busca médio ou average seek time, sendo uma de suas especificações.
A palavra que completa adequadamente a lacuna é:
A palavra que completa adequadamente a lacuna é:
Conheça nossos planos