Selecionar segmento
Estude com questões de diferentes segmentos
Atenção: Isso limpará todos os campos já preenchidos no filtro!
Foram encontradas 2.636 questões
Resolva questões gratuitamente!
Junte-se a mais de 4 milhões de concurseiros!
Ano: 2021
Banca:
CESPE / CEBRASPE
Órgão:
CODEVASF
Prova:
CESPE / CEBRASPE - 2021 - CODEVASF - Analista em Desenvolvimento Regional - Engenharia Elétrica |
Q1678112
Engenharia Eletrônica
A arquitetura de um microprocessador está associada às operações que caracterizam uma unidade central de processamento e seu relacionamento com outros elementos funcionais, que permitem a realização dessas operações. Com relação a essa arquitetura, julgue o item que se segue.
O barramento de endereços é bidirecional, o que permite ao processador enviar o endereço e receber os dados da memória pela mesma via.
O barramento de endereços é bidirecional, o que permite ao processador enviar o endereço e receber os dados da memória pela mesma via.
Ano: 2021
Banca:
CESPE / CEBRASPE
Órgão:
CODEVASF
Prova:
CESPE / CEBRASPE - 2021 - CODEVASF - Analista em Desenvolvimento Regional - Engenharia Elétrica |
Q1678111
Engenharia Eletrônica
A arquitetura de um microprocessador está associada às operações que caracterizam uma unidade central de processamento e seu relacionamento com outros elementos funcionais, que permitem a realização dessas operações. Com relação a essa arquitetura, julgue o item que se segue.
A inclusão da unidade de ponto flutuante no microprocessador substituiu a utilização de um coprocessador aritmético.
A inclusão da unidade de ponto flutuante no microprocessador substituiu a utilização de um coprocessador aritmético.
Ano: 2021
Banca:
CESPE / CEBRASPE
Órgão:
CODEVASF
Prova:
CESPE / CEBRASPE - 2021 - CODEVASF - Analista em Desenvolvimento Regional - Engenharia Elétrica |
Q1678110
Engenharia Eletrônica
A arquitetura de um microprocessador está associada às
operações que caracterizam uma unidade central de
processamento e seu relacionamento com outros elementos
funcionais, que permitem a realização dessas operações. Com
relação a essa arquitetura, julgue o item que se segue.
Com a utilização de uma estrutura pipelined, houve um aumento de performance dos processadores em relação à estrutura sequencial.
Com a utilização de uma estrutura pipelined, houve um aumento de performance dos processadores em relação à estrutura sequencial.
Ano: 2021
Banca:
CESPE / CEBRASPE
Órgão:
CODEVASF
Prova:
CESPE / CEBRASPE - 2021 - CODEVASF - Analista em Desenvolvimento Regional - Engenharia Elétrica |
Q1678109
Engenharia Eletrônica
Considere que o projetista de um sistema que precise ser controlado tenha como opções os controladores apresentados na figura antecedente. A partir dessas informações, julgue o item.
O baixo custo é uma das vantagens do controlador 1, que pode ser amplamente utilizado tanto em sistemas de controle industriais quanto domésticos.
O baixo custo é uma das vantagens do controlador 1, que pode ser amplamente utilizado tanto em sistemas de controle industriais quanto domésticos.
Ano: 2021
Banca:
CESPE / CEBRASPE
Órgão:
CODEVASF
Prova:
CESPE / CEBRASPE - 2021 - CODEVASF - Analista em Desenvolvimento Regional - Engenharia Elétrica |
Q1678108
Engenharia Eletrônica
Considere que o projetista de um sistema que precise ser controlado tenha como opções os controladores apresentados na figura antecedente. A partir dessas informações, julgue o item.
A ação de controle do controlador 2 é denominada controle de taxa, visto que é proporcional à taxa de variação do sinal de erro atuante.
A ação de controle do controlador 2 é denominada controle de taxa, visto que é proporcional à taxa de variação do sinal de erro atuante.
Ano: 2021
Banca:
CESPE / CEBRASPE
Órgão:
CODEVASF
Prova:
CESPE / CEBRASPE - 2021 - CODEVASF - Analista em Desenvolvimento Regional - Engenharia Elétrica |
Q1678107
Engenharia Eletrônica
Considere que o projetista de um sistema que precise ser controlado tenha como opções os controladores apresentados na figura antecedente. A partir dessas informações, julgue o item.
O controlador automático determina o desvio entre a saída do processo e o valor de referência, produzindo um sinal de controle que reduz o desvio a zero ou a um pequeno valor.
O controlador automático determina o desvio entre a saída do processo e o valor de referência, produzindo um sinal de controle que reduz o desvio a zero ou a um pequeno valor.
Ano: 2021
Banca:
CESPE / CEBRASPE
Órgão:
CODEVASF
Prova:
CESPE / CEBRASPE - 2021 - CODEVASF - Analista em Desenvolvimento Regional - Engenharia Elétrica |
Q1678106
Engenharia Eletrônica
Considere que o projetista de um sistema que precise ser
controlado tenha como opções os controladores apresentados na
figura antecedente. A partir dessas informações, julgue o item.
O controlador 1 pode conter um intervalo diferencial antes da comutação dos valores, podendo ser intencional para reduzir o desgaste do mecanismo de comutação.
O controlador 1 pode conter um intervalo diferencial antes da comutação dos valores, podendo ser intencional para reduzir o desgaste do mecanismo de comutação.
Ano: 2021
Banca:
CESPE / CEBRASPE
Órgão:
CODEVASF
Prova:
CESPE / CEBRASPE - 2021 - CODEVASF - Analista em Desenvolvimento Regional - Engenharia Elétrica |
Q1678105
Engenharia Eletrônica
Considerando o sistema de comunicação cuja forma de onda é apresentada na figura anterior, julgue o item a seguir.
O sistema em questão utiliza a técnica de modulação em
fase.
Ano: 2021
Banca:
CESPE / CEBRASPE
Órgão:
CODEVASF
Prova:
CESPE / CEBRASPE - 2021 - CODEVASF - Analista em Desenvolvimento Regional - Engenharia Elétrica |
Q1678104
Engenharia Eletrônica
Considerando o sistema de comunicação cuja forma de onda é apresentada na figura anterior, julgue o item a seguir.
A frequência da portadora deve ser menor que a do sinal
banda-base para uma correta modulação.
Ano: 2021
Banca:
CESPE / CEBRASPE
Órgão:
CODEVASF
Prova:
CESPE / CEBRASPE - 2021 - CODEVASF - Analista em Desenvolvimento Regional - Engenharia Elétrica |
Q1678103
Engenharia Eletrônica
Considerando o sistema de comunicação cuja forma de onda é apresentada na figura anterior, julgue o item a seguir.
O sinal apresentado na figura pode ser demodulado por um
detector de envoltória.
Ano: 2021
Banca:
CESPE / CEBRASPE
Órgão:
CODEVASF
Prova:
CESPE / CEBRASPE - 2021 - CODEVASF - Analista em Desenvolvimento Regional - Engenharia Elétrica |
Q1678102
Engenharia Eletrônica
Considerando o sistema de comunicação cuja forma de onda é
apresentada na figura anterior, julgue o item a seguir.
O referido sistema está com sobremodulação, o que causou a inversão de fase.
O referido sistema está com sobremodulação, o que causou a inversão de fase.
Ano: 2021
Banca:
CESPE / CEBRASPE
Órgão:
CODEVASF
Prova:
CESPE / CEBRASPE - 2021 - CODEVASF - Analista em Desenvolvimento Regional - Engenharia Elétrica |
Q1678101
Engenharia Eletrônica
Considerando que se deseje converter um sinal analógico em um digital com 10 bits de resolução, julgue o item a seguir, acerca das topologias de circuitos para conversão analógico/digital (A/D).
Para permitir uma integração na mesma pastilha de um microprocessador que irá utilizar o sinal digital advindo da conversão, pode ser utilizado um conversor Sigma-Delta.
Para permitir uma integração na mesma pastilha de um microprocessador que irá utilizar o sinal digital advindo da conversão, pode ser utilizado um conversor Sigma-Delta.
Ano: 2021
Banca:
CESPE / CEBRASPE
Órgão:
CODEVASF
Prova:
CESPE / CEBRASPE - 2021 - CODEVASF - Analista em Desenvolvimento Regional - Engenharia Elétrica |
Q1678100
Engenharia Eletrônica
Considerando que se deseje converter um sinal analógico em um digital com 10 bits de resolução, julgue o item a seguir, acerca das topologias de circuitos para conversão analógico/digital (A/D).
Caso se escolha a conversão A/D simultânea para essa resolução, seriam necessários 1023 circuitos comparadores.
Caso se escolha a conversão A/D simultânea para essa resolução, seriam necessários 1023 circuitos comparadores.
Ano: 2021
Banca:
CESPE / CEBRASPE
Órgão:
CODEVASF
Prova:
CESPE / CEBRASPE - 2021 - CODEVASF - Analista em Desenvolvimento Regional - Engenharia Elétrica |
Q1678099
Engenharia Eletrônica
Considerando que se deseje converter um sinal analógico em um
digital com 10 bits de resolução, julgue o item a seguir, acerca
das topologias de circuitos para conversão analógico/digital
(A/D).
Caso seja escolhido um conversor em rampa digital, uma de suas desvantagens é a utilização de diversos comparadores, cujas saídas são interligadas a um circuito decodificador.
Caso seja escolhido um conversor em rampa digital, uma de suas desvantagens é a utilização de diversos comparadores, cujas saídas são interligadas a um circuito decodificador.
Q1638309
Engenharia Eletrônica
Considere o circuito a seguir:
É correto afirmar que o sinal Vo
em relação ao sinal Vi
apresenta
Q1638306
Engenharia Eletrônica
O circuito a seguir é conhecido como amplificador de
instrumentação. Suponha que: R = 10 kΩ, R1
= 120 kΩ,
R2
= 240 kΩ e R3
= 3 kΩ.
Se fosse aplicada uma diferença de potencial entre os eletrodos 1 e 2, qual seria o ganho da amplificação na saída?
Se fosse aplicada uma diferença de potencial entre os eletrodos 1 e 2, qual seria o ganho da amplificação na saída?
Ano: 2020
Banca:
FAFIPA
Órgão:
Prefeitura de Arapongas - PR
Prova:
FAFIPA - 2020 - Prefeitura de Arapongas - PR - Engenheiro Eletricista |
Q1311190
Engenharia Eletrônica
Um conversor DA (Digital Analógico) possui 8 bits e gera um sinal de 0 a 8V. Qual a tensão aproximada de passo desse
conversor?
Ano: 2020
Banca:
FAFIPA
Órgão:
Prefeitura de Arapongas - PR
Prova:
FAFIPA - 2020 - Prefeitura de Arapongas - PR - Engenheiro Eletricista |
Q1311189
Engenharia Eletrônica
O número (5C)16, se convertido para os sistemas numéricos decimal e binário vale, respectivamente:
Q1286464
Engenharia Eletrônica
Considerando o circuito sequencial síncrono
apresentado na figura abaixo e assumindo que
o estado atual é Q0 = 0 e Q1 = 1, assinale a
alternativa correta.
Q1286462
Engenharia Eletrônica
Os dispositivos digitais fundamentalmente são
programados e se comunicam através da
codificação binária. Desta forma, todas as
operações necessárias devem ser
representadas através da associação de
entradas que possuem nível lógico zero ou um.
Com base na associação de portas lógicas
apresentada na figura abaixo, analise as
afirmações que seguem: 
I. A expressão boleana que representa o sinal S
é dada por 
II. A expressão boleana que representa o sinal S
é dada por 
III. Se a variável boleana C apresentar nível lógico
1, então a variável S também apresenta valor
lógico 1.
Assinale a alternativa correta.
I. A expressão boleana que representa o sinal S
é dada por
II. A expressão boleana que representa o sinal S
é dada por
III. Se a variável boleana C apresentar nível lógico
1, então a variável S também apresenta valor
lógico 1.
Assinale a alternativa correta.
Conheça nossos planos