Questões da Prova CESPE - 2008 - SEPLAG-DF - Professor - Eletrônica

Foram encontradas 70 questões

Resolva questões gratuitamente!

Junte-se a mais de 4 milhões de concurseiros!

www.qconcursos.com
Q161879
Engenharia Eletrônica Eletrônica Digital na Engenharia Eletrônica ,
Ano: 2008 Banca: CESPE / CEBRASPE Órgão: SEPLAG-DF Prova: CESPE - 2008 - SEPLAG-DF - Professor - Eletrônica |
Q161879 Engenharia Eletrônica
Imagem 012.jpg

A figura acima, na forma de blocos, mostra o esquema básico de
uma read only memory (ROM) genérica.

A partir dessas informações, julgue os itens que se seguem.
A matriz de dados é construída fisicamente somente com resistores e amplificadores operacionais.
Alternativas
Q161878
Engenharia Eletrônica Eletrônica Digital na Engenharia Eletrônica ,
Ano: 2008 Banca: CESPE / CEBRASPE Órgão: SEPLAG-DF Prova: CESPE - 2008 - SEPLAG-DF - Professor - Eletrônica |
Q161878 Engenharia Eletrônica
Imagem 012.jpg

A figura acima, na forma de blocos, mostra o esquema básico de
uma read only memory (ROM) genérica.

A partir dessas informações, julgue os itens que se seguem.
Existe um conjunto de chaves na saída, os denominados buffers, que são habilitados por meio do terminal Imagem 013.jpg
Alternativas
Q161877
Engenharia Eletrônica Eletrônica Digital na Engenharia Eletrônica ,
Ano: 2008 Banca: CESPE / CEBRASPE Órgão: SEPLAG-DF Prova: CESPE - 2008 - SEPLAG-DF - Professor - Eletrônica |
Q161877 Engenharia Eletrônica
Imagem 012.jpg

A figura acima, na forma de blocos, mostra o esquema básico de
uma read only memory (ROM) genérica.

A partir dessas informações, julgue os itens que se seguem.
A matriz de dados é o local onde ocorre a gravação dos dados na ROM.
Alternativas
Q161876
Engenharia Eletrônica Eletrônica Digital na Engenharia Eletrônica , Flip-flops ,
Ano: 2008 Banca: CESPE / CEBRASPE Órgão: SEPLAG-DF Prova: CESPE - 2008 - SEPLAG-DF - Professor - Eletrônica |
Q161876 Engenharia Eletrônica
Imagem 011.jpg

A figura acima mostra um Flip-Flop do tipo JK mestre-escravo
com entrada preset (PR) e clear (CLR). Considerando essas
informações, julgue os itens seguintes.
Os controles PR e CLR dependem da entrada clock para atuarem.
Alternativas
Q161875
Engenharia Eletrônica Eletrônica Digital na Engenharia Eletrônica , Flip-flops ,
Ano: 2008 Banca: CESPE / CEBRASPE Órgão: SEPLAG-DF Prova: CESPE - 2008 - SEPLAG-DF - Professor - Eletrônica |
Q161875 Engenharia Eletrônica
Imagem 011.jpg

A figura acima mostra um Flip-Flop do tipo JK mestre-escravo
com entrada preset (PR) e clear (CLR). Considerando essas
informações, julgue os itens seguintes.
Os controles de PR e clear (CLR) estão simultaneamente ligados aos circuitos mestre e escravo.
Alternativas
Respostas
21: E
22: C
23: C
24: E
25: C
www.qconcursos.com