Questões de Concurso Público CTI 2024 para Pesquisador Associado I - Especialidade: Tecnologias Habilitadoras - Área de Atuação: Micro e Nanotecnologia

Julgue o item que se segue, em relação a projeto de sistemas e circuitos integrados com dispositivos de baixo consumo e alta eficiência energética e a aplicações em sistemas puramente digitais ou com sinais mistos.  


Em sistemas CMOS VLSI, a integração de materiais piezoelétricos com avanços em nanotecnologia é realizada geralmente por meio de abordagens híbridas, em que os componentes são fabricados separadamente e depois combinados com o chip CMOS; isso assegura a eficiência e funcionalidade do conjunto, contribuindo significativamente para a sustentabilidade e autonomia energética desses dispositivos, sem comprometer as características individuais de cada tecnologia.

Julgue o item subsequente, com relação a projeto, implementação, simulação em HDL, leiaute e verificação física de circuitos mistos.

Na verificação física de sistemas VLSI em modo misto, a integridade do sinal e as considerações de ruído são menos críticas para circuitos analógicos que para circuitos digitais, tornando o roteamento e a disposição dos componentes analógicos menos importantes no processo de design.

Julgue o item subsequente, com relação a projeto, implementação, simulação em HDL, leiaute e verificação física de circuitos mistos.


Na implementação de um PLL (phase-locked loop) em modo misto usando Verilog HDL, é aconselhável utilizar o mesmo conjunto de primitivas e elementos de modelagem empregados para blocos digitais, como flip-flops e lógica combinacional, para garantir a coerência na representação do comportamento do sistema de controle de fase e frequência.

Julgue o item subsequente, com relação a projeto, implementação, simulação em HDL, leiaute e verificação física de circuitos mistos.

No projeto de um sistema VLSI em modo misto utilizando VHDL padrão, pode-se empregar a mesma metodologia de simulação para os componentes digitais e analógicos, uma vez que a linguagem oferece suporte uniforme para a simulação de ambos os tipos de circuitos sem necessidade de adaptações específicas para cada domínio. 

Considerando o empacotamento BGA (ball grid array) na tecnologia de montagem superficial SMT, julgue o próximo item. 

O empacotamento do tipo CBGA é o de maior custo efetivo entre os tipos de empacotamento BGA e possui entre 300 e 600 contatos ou terminais de entrada e saída.