Questões de Concurso
Sobre modos de endereçamento em arquitetura de computadores
Foram encontradas 103 questões
Ano: 2017
Banca:
IESES
Órgão:
IGP-SC
Prova:
IESES - 2017 - IGP-SC - Perito Criminal em Informática |
Q858569
Arquitetura de Computadores
A memória de um computador é organizada em uma estrutura hierárquica composta de múltiplos níveis: memória principal, memória cache e registradores. Considere um sistema computacional com palavra de dados de 32 bits e que possua um único nível de memória cache, com caches de instrução e de dados separadas, cada uma com capacidade de 16 palavras (64 Bytes). Analise as seguintes assertivas e assinale a alternativa correta:
I. A memória cache promove ganho de desempenho na execução de um programa apenas quando este exibe algum nível de localidade no acesso às instruções e/ou dados.
II. Se a cache de dados for baseada no mapeamento direto, para se obter uma maior taxa de acertos na execução de um programa com alta localidade espacial no acesso a dados, é melhor organizar essa cache em 16 blocos com 01 palavra/bloco do que em 04 blocos com 04 palavras/bloco.
III. Para programas que exibam localidade temporal no acesso às instruções, para obter uma menor taxa de faltas, é melhor que a cache de instruções seja baseada no mapeamento associativo de duas vias do que no mapeamento direto. Isso se justifica porque o mapeamento associativo oferece alternativas de blocos para carregar uma posição da memória principal na cache e isso reduz a necessidade de substituição de blocos na cache.
Ano: 2017
Banca:
FCC
Órgão:
TRF - 5ª REGIÃO
Prova:
FCC - 2017 - TRF - 5ª REGIÃO - Técnico Judiciário - Informática |
Q856020
Arquitetura de Computadores
Na arquitetura x86, o registrador de uso geral normalmente usado para armazenar informações de endereçamento é o registrador
Ano: 2017
Banca:
FCC
Órgão:
ARTESP
Prova:
FCC - 2017 - ARTESP - Especialista em Regulação de Transporte I – Tecnologia da Informação |
Q844782
Arquitetura de Computadores
Considere um computador de 32 bits com 1 GB de memória RAM. Nesta máquina
Q841074
Arquitetura de Computadores
Considere um computador de 64 bits, cujos endereços sequenciais de memória abaixo são válidos.
Endereço 1: 000000000022FE38
Endereço 2: 000000000022FE40
Endereço 3: 000000000022FE48
Endereço 4: 000000000022FE4C
Um Técnico em Informática conclui, corretamente, que
Ano: 2016
Banca:
IF-PI
Órgão:
IF-PI
Prova:
IFPI - 2016 - IF-PI - Assistente de Laboratório - Informática |
Q1393354
Arquitetura de Computadores
Em uma arquitetura simples de computador, deseja-se alocar uma quantidade de memória
ROM igual à 8K bytes. Para isso, o número necessário de bits de endereçamento de processador é:
Ano: 2016
Banca:
CESPE / CEBRASPE
Órgão:
FUB
Prova:
CESPE - 2016 - FUB - Técnico de Tecnologia da Informação |
Q759926
Arquitetura de Computadores
Julgue o próximo item, relativo à memória principal e à memória cache.
O tempo de transferência de dados entre a unidade central de processamento e a memória principal é determinado pela quantidade de bites transferidos.
Ano: 2016
Banca:
FCC
Órgão:
Prefeitura de Teresina - PI
Prova:
FCC - 2016 - Prefeitura de Teresina - PI - Analista Tecnológico - Analista de Sistemas |
Q700850
Arquitetura de Computadores
Considere que um Analista de Sistemas da PRODATER tem as seguintes informações: − O computador possui 4GB de memória RAM. − O compilador da linguagem de programação A utiliza 2 bytes para armazenar um número inteiro. − O compilador da linguagem de programação B utiliza 4 bytes para armazenar um número inteiro. Diante destas informações, é correto afirmar que
Ano: 2016
Banca:
CESGRANRIO
Órgão:
UNIRIO
Prova:
CESGRANRIO - 2016 - UNIRIO - Técnico em Tecnologia da Informação |
Q674103
Arquitetura de Computadores
Uma determinada memória RAM é fabricada com capacidade
para armazenar 512 Mbits. Sabe-se que cada posção endereçável da memória armazena 32 bits.
Qual é o número mínimo de bits a ser utilizado para que
se possa endereçar toda essa memória?
Ano: 2016
Banca:
CESGRANRIO
Órgão:
UNIRIO
Prova:
CESGRANRIO - 2016 - UNIRIO - Técnico em Tecnologia da Informação |
Q674102
Arquitetura de Computadores
Instruções de desvio estão presentes em processadores
para permitir que se altere a característica puramente sequencial
da execução de programas. Dessa forma, é possível, por exemplo, saltar para endereços que não o próximo
na sequência, baseando-se em alguma condição indicada
(se o resultado da última operação foi zero, por exemplo).
Uma instrução de desvio de um determinado processador
usa o chamado “desvio relativo”. Nesse caso, a instrução
tem o formato dado por seu código de operação
(OpCode), seguido do valor do deslocamento que deve
ser somado ao endereço da instrução corrente para que o
desvio seja realizado.
Considere que essa instrução tem 16 bits, com um
OpCode de 8 bits, e que números negativos são representados
em complemento a 2.
Se uma instrução do tipo descrito estiver armazenada
no endereço 620 (decimal), e o desvio provocar o salto
para a execução da instrução no endereço 450 (decimal),
qual será o valor (binário) do deslocamento contido
na instrução?
Ano: 2016
Banca:
VUNESP
Órgão:
MPE-SP
Prova:
VUNESP - 2016 - MPE-SP - Analista Técnico Científico - Engenheiro de Computação |
Q659302
Arquitetura de Computadores
Uma arquitetura de computador está baseada em um
processador que possui instruções que utilizam um modo
de endereçamento no qual o endereço do operando encontra-se
armazenado em um registrador. Esse modo de
endereçamento é denominado Endereçamento
Q1393635
Arquitetura de Computadores
O endereçamento de instruções em um processador pode
ocorrer de diversos modos. Em um desses modos, a
instrução contém o endereço de memória em que se
encontra o operando necessário para o processamento. É
correto afirmar que esse modo de endereçamento é
conhecido como modo
Q1195011
Arquitetura de Computadores
Um microprocessador que se caracterize por apresentar barramento de dados de 16 bits e barramento de endereços de 20 bits só poderá endereçar, fisicamente, que quantidade de endereços de memória?
Ano: 2015
Banca:
IF-PB
Órgão:
IF-PB
Prova:
IF-PB - 2015 - IF-PB - Técnico de Laboratório - Informática |
Q609243
Arquitetura de Computadores
Para um sistema Linux Debian com 2 discos SCSI, um no endereço 2 do SCSI e outro no endereço 4 do SCSI, o primeiro disco (no endereço 2) tem o nome de sda, e o segundo, sdb. Com base nessas afirmativas e no princípio de discos e partições em Linux, assinale a alternativa CORRETA:
Ano: 2015
Banca:
VUNESP
Órgão:
Câmara Municipal de Descalvado - SP
Prova:
VUNESP - 2015 - Câmara Municipal de Descalvado - SP - Técnico em Informática |
Q607850
Arquitetura de Computadores
Um microprocessador, parte integrante de determinada
arquitetura de computador, apresenta uma instrução de
máquina, cujo mnemônico é MOV, na qual um operando
na memória é especificado por meio de um endereço
completo. Em relação a esse operando, trata-se de um
endereçamento
Ano: 2015
Banca:
FUNDATEC
Órgão:
BRDE
Prova:
FUNDATEC - 2015 - BRDE - Analista de Sistemas-Administração de Banco de Dados |
Q522732
Arquitetura de Computadores
Em um hardware dispondo de
paginação de memória, quantas páginas terá
um sistema com endereçamento lógico
composto por 22 bits e páginas de 4KBytes?
Ano: 2015
Banca:
IV - UFG
Órgão:
AL-GO
Prova:
CS-UFG - 2015 - AL-GO - Assistente Legislativo - Assistente de Suporte em TI |
Q500951
Arquitetura de Computadores
O esquema de particionamento GUID Partition Table (GPT) trabalha com quantos bits no endereçamento dos blocos do disco?
Q486947
Arquitetura de Computadores
Considere um programa que utilize uma variável do tipo inteiro sem sinal, de 32 bits, para contar o número de registros de um arquivo.
Assinale a opção que indica o maior número que pode ser acumulado nessa variável.
Assinale a opção que indica o maior número que pode ser acumulado nessa variável.
Q842839
Arquitetura de Computadores
Um computador utiliza 16 bits para endereçar seu espaço de endereçamento de memória. Cada posição de
memória é formada por 1 byte. Assinale a alternativa que apresenta quantos bits há em cada posição de
memória e o endereço inicial e final acessível do espaço endereçável.
Ano: 2014
Banca:
FGV
Órgão:
Câmara Municipal do Recife - PE
Prova:
FGV - 2014 - Câmara Municipal do Recife-PE - Programador |
Q604143
Arquitetura de Computadores
Uma palavra de 32 bits alcança um espaço de endereçamento de
4.294.967.296 bytes. Com 40 bits, esse espaço, em bytes, seria
de:
Ano: 2014
Banca:
VUNESP
Órgão:
TJ-PA
Prova:
VUNESP - 2014 - TJ-PA - Analista Judiciário - Análise de Sistema - Suporte |
Q463293
Arquitetura de Computadores
Considere as seguintes instruções de máquina, de dois operandos cada, no contexto do conjunto de instruções de um processador que está presente em uma arquitetura de com- putador. Cada instrução apresenta, à sua direita, um comentário a respeito de sua funcionalidade.
Considerando R1 um registrador de máquina e os números expressos na notação hexadecimal, então os modos de endereçamento presentes nessas instruções, referentes a #2468h e 1122h são, respectivamente, endereçamentos
Considerando R1 um registrador de máquina e os números expressos na notação hexadecimal, então os modos de endereçamento presentes nessas instruções, referentes a #2468h e 1122h são, respectivamente, endereçamentos
Conheça nossos planos